[發(fā)明專利]平面MOS器件及其制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201710826805.5
• 申請(qǐng)日: 2017-09-14
• 公開（公告）號(hào): CN107863343B
• 公開（公告）日: 2023-06-02
• 發(fā)明（設(shè)計(jì)）人: 袁力鵬;徐吉程;寧波
• 申請(qǐng)（專利權(quán)）人: 華羿微電子股份有限公司
• 主分類號(hào): H01L27/088
• 分類號(hào): H01L27/088;H01L21/8234
• 代理公司: 西安志帆知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 61258
• 代理人: 侯峰;韓素蘭

本發(fā)明屬于半導(dǎo)體功率器件技術(shù)領(lǐng)域，具體涉及到一種平面MOS器件及其制造方法，本發(fā)明將普通平面MOS位于JEFT區(qū)域上部的柵極通過刻蝕的方式去掉并填充絕緣介質(zhì)，利用此方式有效降低JEFT電阻和Qgd，本發(fā)明制造工藝簡(jiǎn)單，其工藝方法能夠完全與普通平面MOS工藝步驟兼容，成本低，結(jié)構(gòu)新穎，具有良好的電特性和可靠性，能有效降低器件導(dǎo)通電阻和Qgd，減小器件導(dǎo)通損耗和開關(guān)損耗，從而達(dá)到節(jié)能減排的目的。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體功率器件技術(shù)領(lǐng)域，具體涉及一種平面MOS器件及其制造方法。

背景技術(shù)

眾所周知，普通的MOSFET只適合于漏極和源極擊穿電壓較低的情況，實(shí)際中一般電壓限制在10V～30V的情況，這主要受到普通MOSFET結(jié)構(gòu)的限制，首先在高漏源電壓的應(yīng)用當(dāng)中需要的溝道長(zhǎng)度很長(zhǎng)，而溝道長(zhǎng)度的增加又會(huì)帶來不可接受的溝道電阻，更增加了器件面積；其次如漏源電壓越高漏極和源極界面處柵氧化層處的電場(chǎng)強(qiáng)度越強(qiáng)，這就要求具有更厚的柵氧化層，從而對(duì)器件的閾值電壓產(chǎn)生嚴(yán)重的影響。

雙擴(kuò)散MOS結(jié)構(gòu)(DMOS)的出現(xiàn)解決了傳統(tǒng)MOSFET承受高壓能力不足的問題；首先誕生的是橫向DMOS(即LDMOS)，該結(jié)構(gòu)是在溝道和高摻雜的漏極間增加一個(gè)低摻雜的N-漂移區(qū)。因此，LDMOS的阻斷電壓主要取決于漂移區(qū)的寬度和摻雜濃度，當(dāng)需求耐壓較高時(shí)，則必須增加漂移區(qū)寬度和降低摻雜濃度，這將導(dǎo)致器件面積的進(jìn)一步增大，增加生產(chǎn)成本；而另一種VDMOS結(jié)構(gòu)顯然比LDMOS更具優(yōu)勢(shì)，芯片有效利用面積更高，其溝道部分是由同一窗口的兩次注入經(jīng)擴(kuò)散后形成，通過離子注入的能力和角度的選擇即可控制溝道的長(zhǎng)短，可形成較短的溝道，工藝完全與普通MOSFET結(jié)構(gòu)兼容，可采用自對(duì)準(zhǔn)工藝，生產(chǎn)過程簡(jiǎn)單，成本低；因此其具有高輸入阻抗和低驅(qū)動(dòng)功率、開關(guān)速度快以及溫度特性好等技術(shù)特點(diǎn)。

VDMOS器件的擊穿電壓與導(dǎo)通電阻成正比，導(dǎo)通電阻越大則意味著器件的導(dǎo)通損耗越大，而VDMOS的導(dǎo)通電阻中JFET電阻和漂移區(qū)電阻占據(jù)了很大一部分份額。隨著經(jīng)濟(jì)的不斷發(fā)展和人們生活水平不斷提高，特別是電子產(chǎn)品爆發(fā)式增長(zhǎng)和不斷的更新?lián)Q代，使得能源消耗極具增加，也逐漸喚起了人們的節(jié)約能源意識(shí)，作為電子產(chǎn)品重要組成部分的半導(dǎo)體電力電子器件扮演著非常重要的角色，而為了降低導(dǎo)通損耗和開關(guān)損耗對(duì)能源，單胞數(shù)量勢(shì)必要持續(xù)增加而器件面積相應(yīng)的也不斷增大，無形中增加了生產(chǎn)成本；因此，對(duì)通過VDMOS結(jié)構(gòu)的不斷優(yōu)化，降低器件導(dǎo)通損耗和開關(guān)損耗，同時(shí)減少生產(chǎn)成本成為目前半導(dǎo)體電力電子器件主要的研究方向之一。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明的主要目的在于提供一種平面MOS器件及其制造方法。

為達(dá)到上述目的，本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的：

本發(fā)明實(shí)施例提供一種平面MOS器件，由至少一個(gè)單胞器件組成，每個(gè)單胞器件包括第一導(dǎo)電類型漏極區(qū)、位于所述第一導(dǎo)電類型漏極區(qū)上方的N+單晶硅襯底以及N-外延層、位于所述N-外延層上方的P型阱區(qū)層、位于所述P型阱區(qū)層上方的N+源極區(qū)層、位于所述N+源極區(qū)層上方的絕緣介質(zhì)層、及位于所述絕緣介質(zhì)層上方的源極金屬區(qū)層，還包括：

柵氧化層，其與所述P型阱區(qū)層和N+源極區(qū)層以及P型阱區(qū)接觸；

多晶硅層，其與柵氧化層接觸，頂部和側(cè)壁與所述絕緣介質(zhì)層接觸；

接觸孔，所述接觸孔穿過絕緣介質(zhì)層延伸至所述N-外延層，與所述N-外延層和所述N+源極區(qū)層接觸，所述接觸孔內(nèi)填充有金屬，所述金屬的頂端連接所述源極金屬區(qū)層；

其中，所述單胞器件中的柵極區(qū)中心位置由所述絕緣介質(zhì)層填充，所述絕緣介質(zhì)層下方與N-外延層接觸，上方與所述源極金屬區(qū)層底部接觸。

上述方案中，所述單胞器件中的柵極區(qū)包括柵氧化層、多晶硅層和絕緣介質(zhì)層，所述柵氧化層與P型阱區(qū)層和N+源極區(qū)層以及N-外延層接觸，所述多晶硅層的底部與柵氧化層接觸，頂部和側(cè)壁與絕緣介質(zhì)層接觸，所述絕緣介質(zhì)層的另一端側(cè)壁與多晶硅層和柵氧化層橫向接觸形成對(duì)稱結(jié)構(gòu)。