[發明專利]集成TMBS結構的溝槽MOS器件及其制造方法

有效

• 申請號: 201710826575.2
• 申請日: 2017-09-14
• 公開（公告）號: CN107863386B
• 公開（公告）日: 2023-09-29
• 發明（設計）人: 袁力鵬;徐吉程;寧波
• 申請（專利權）人: 華羿微電子股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/872;H01L21/336
• 代理公司: 西安志帆知識產權代理事務所(普通合伙) 61258
• 代理人: 韓素蘭

本發明屬于半導體功率器件技術領域，具體涉及到一種集成TMBS結構的溝槽MOS器件及其制造方法，本發明在TMBS二極管位于兩個溝槽MOSFET單胞器件之間，其有效且極大地降低開關損耗，抑制尖峰電壓和尖峰電流，有效地節約硅表面面積，降低器件的成本，由于TMBS二極管結構的引入，能夠極大的降低器件的漏電流，提高了器件在使用過程中的安全性能。

技術領域

本發明屬于半導體器件制造技術領域，具體涉及到一種集成TMBS結構的溝槽MOS器件及其制造方法。

背景技術

隨著我國經濟持續快速的迅猛發展，能源消耗也逐年增加，特別是在全球變暖的大背景下，“低碳經濟”逐漸成為全球熱點，因此節約能源已成為我國的基本國策之一；而新型電力電子器件在其中扮演者特別重要的角色，其中溝槽MOS器件是作為如今發展迅速、市場前景好的半導體器件，它具有開關速度快、輸入阻抗高、熱穩定性好、可靠性強等優點，在計算機、通訊設備、普通辦公設備的電源供應電路以及汽車電子電路領域有著廣泛的應用。

大多數功率MOSFET器件的一個特有之處是具有一個“寄生”的漏-源內置二極管，在許多應用場合中，漏-源內置二極管不會處于反偏狀態，因此并不影響電路的工作。但隨著近些年來微處理器時鐘頻率的提高，我們需要低電壓、大電流和高電流擺率(di/dtgt；150A)的電壓調制模塊(VRM)，通常對于DC-DC變換器，工作頻率需要提高到1MHZ甚至更高。為滿足這一要求，減小溝槽MOS器件的反向恢復電荷Qrr是十分有效的，而且可以阻止導通時的功耗損失和自開啟。為了實現這一目的，其中一種做法就是在溝槽MOSFET器件的源極S與漏極D之間并聯一肖特基二極管SBD，其發展主要經歷了如下歷程：

第一階段是將獨立封裝的肖特基二極管與獨立封裝的溝槽MOSFET并聯安裝在電路板上。缺點是成本高，占用電路板更多面積以及由于較長走線引入寄生電感的影響，帶來額外損耗以及EMC和EMI問題。

第二階段是將獨立的肖特基芯片與獨立的溝槽MOSFET芯片并聯封裝在同一半導體器件封裝內，依靠打線是溝槽MOSFET芯片和肖特基芯片實現并聯，缺點依然是成本高，并且對封裝要求高，以及封裝后整體面積大。

第三階段是將溝槽MOSFET與肖特基二極管設計設計制作在同一芯片中，在處理溝槽MOSFET與肖特基二極管的方式上都是采用分區設計加區分制作的方案，而通過打線實現互聯，還是占據了大量的芯片面積和成本。

因此存在的缺點是：1、肖特基二極管結構占用了大量硅表面面積，導致芯片面積大，成本高；2、工藝復雜，導致制造成本高。

發明內容

有鑒于此，本發明的主要目的在于提供一種集成TMBS結構的溝槽MOS器件及其制造方法。

為達到上述目的，本發明的技術方案是這樣實現的：

本發明實施例提供一種集成TMBS結構的溝槽MOS器件，其包括第一導電類型漏極區、位于所述第一導電類型漏極區上方的N+單晶硅襯底以及N-外延層、位于所述N-外延層上方的P型阱區層、位于所述P型阱區層上方的N+源極區層、位于所述N+源極區層上方的絕緣介質層、及位于所述絕緣介質層上方的金屬區層，其還包括：

溝槽，其貫穿所述P型阱區層并且延伸至所述N-外延層的內部；

柵氧化層，其包括柵氧化層側面端和柵氧化層底面端，所述柵氧化層側面端與所述溝槽的內側面接觸，所述柵氧化層底面端與所述溝槽的部分底面接觸；

多晶硅層，其與柵氧化層接觸形成多晶硅層側面端；

接觸金屬層，其貫穿所述絕緣介質層并且延伸至所述N-外延層，所述接觸金屬層與所述柵氧化層側面端接觸；

接觸孔，其設置在所述絕緣介質層上，所述接觸孔貫穿所述絕緣介質層并且延伸至所述P型阱區層，所述接觸孔內填充有金屬，所述金屬的頂端連接所述金屬區層；