[發明專利]一種算法驗證系統及方法

有效

• 申請號: 201710822651.2
• 申請日: 2017-09-13
• 公開（公告）號: CN107734323B
• 公開（公告）日: 2019-08-16
• 發明（設計）人: 肖光星
• 申請（專利權）人: 深圳市華星光電技術有限公司
• 主分類號: H04N17/00
• 分類號: H04N17/00
• 代理公司: 深圳匯智容達專利商標事務所(普通合伙) 44238
• 代理人: 潘中毅;熊賢卿

本發明提供一種算法驗證系統及方法，該平臺包括：電腦、算法驗證模塊、時序控制模塊。電腦將測試視頻圖像數據及抽幀間隔參數、顯示面板的刷新頻率、輸出選擇參數輸出至算法驗證模塊；算法驗證模塊根據抽幀間隔參數對測試視頻圖像數據進行抽幀，得到第二視頻圖像數據，還根據預設的視頻圖像硬件算法對第二視頻圖像數據進行處理，得到第三視頻圖像數據，并根據輸出選擇參數，將第二或第三視頻圖像數據進行編碼后輸出至時序控制模塊；時序控制模塊控制顯示面板顯示對應的視頻圖像。本發明不需要將第二或第三視頻圖像數據進行降頻輸出，就可以驗證視頻圖像硬件算法對顯示面板實際改善效果。

技術領域

本發明涉及顯示技術領域，尤其涉及一種算法驗證系統及方法。

背景技術

現有的顯示面板制造工藝所制造出來的顯示面板，其顯示效果或多或少會存在一些缺陷，因此通常會采用一些視頻圖像硬件算法(TFT_LCD算法)對視頻圖像數據進行處理，以改善這些視頻數據在顯示面板上的顯示效果。而視頻圖像硬件算法是根據PC端的視頻圖像軟件算法設置的，視頻圖像硬件算法與視頻圖像軟件算法對同一視頻數據處理具有相同的效果，因此，驗證視頻圖像硬件算法之前，還需要先驗證視頻圖像軟件算法是否正確。

驗證視頻圖像硬件算法及視頻圖像軟件算法正確性的裝置如圖1所示，PC端輸出測試視頻圖像數據，HDMI(High Definition Multimedia Interface,高清晰度多媒體接口)/DVI(Digital Visual Interface,即數字視頻接口)接口將測試視頻圖像數據轉化為LVDS(Low-Voltage Differential Signaling低電壓差分信號)數據信號輸出至FPGA(Field－Programmable Gate Array，現場可編程門陣列)單元，FPGA單元接收LVDS數據信號后，解析得到測試視頻圖像數據，并將測試視頻圖像數據進行降頻處理，降至顯示面板的刷新頻率以下，得到輸出視頻數據，將輸出視頻數據通過VB1(V-BY-one)接口輸出至時序控制模塊，時序控制模塊將輸出視頻數據轉化為對應的驅動控制信號，并將驅動控制信號通過信號連接板輸出至顯示面板，控制顯示面板顯示對應的視頻圖像。其中，視頻圖像硬件算法設置在FPGA單元內部。通過視頻圖像硬件算法或者視頻圖像軟件算法對測試視頻圖像數據進行處理，再對顯示面板的顯示效果進行測試分析，判斷經過視頻圖像硬件算法或者視頻圖像軟件算法處理后的視頻數據是否滿足要求，從而判斷視頻圖像硬件算法或者視頻圖像軟件算法是否正確，達到驗證視頻圖像硬件算法或者視頻圖像軟件算法的目的。

但是，隨著TFT顯示面板的尺寸越來越大，分辨率越來越高，相應的視頻數據量是成倍的增長，大部分視頻圖像硬件算法及視頻圖像軟件算法都是靜態下驗證效果。

目前市面上支持UD(Ultra High Definition，高分辨率，具有3840×2160(4K×2K，8K)及以上分辨率)顯示技術的視頻圖像硬件算法及視頻圖像軟件算法，其對應的驗證平臺都是降頻(降低測試視頻圖像數據的頻率低于顯示面板的刷新頻率)后輸出至時序控制模塊，由時序控制模塊控制顯示面板進行顯示，這樣只能驗證視頻圖像硬件算法或者視頻圖像軟件算法最終得到的數據是否正確，不能完全驗證視頻圖像硬件算法或者視頻圖像軟件算法對顯示面板實際改善效果，尤其是與顯示面板充電率相關的視頻圖像算法。

發明內容

為解決上述技術問題，本發明提供一種算法驗證系統及方法，可以驗證視頻圖像硬件算法對顯示面板的實際改善效果。

本發明提供一種算法驗證系統，包括：電腦、算法驗證模塊、時序控制模塊；

所述電腦，與所述算法驗證模塊通訊連接，用于根據預設的視頻圖像軟件算法將原始視頻圖像數據進行處理，得到第一視頻圖像數據，并將所述第一視頻圖像數據或者所述原始視頻圖像數據作為測試視頻圖像數據輸出至所述算法驗證模塊，還將顯示參數信息輸出至所述算法驗證模塊；其中，所述顯示參數信息包括：抽幀間隔參數、顯示面板的刷新頻率、輸出選擇參數；