[發明專利]一種提高PM訪存請求并行度的解析裝置與方法

有效

• 申請號: 201710818645.X
• 申請日: 2017-09-12
• 公開（公告）號: CN107506152B
• 公開（公告）日: 2020-05-08
• 發明（設計）人: 黃林鵬;朱燕民;沈艷艷;許皓楠;薛棟梁;陳雨亭;吳晨濤
• 申請（專利權）人: 上海交通大學
• 主分類號: G06F3/06
• 分類號: G06F3/06
• 代理公司: 上海伯瑞杰知識產權代理有限公司 31227
• 代理人: 孟旭彤

1.一種提高PM訪存請求并行度的解析裝置，包括命令解析模塊、執行模塊，其特征在于：

還包括地址范圍劃分模塊、Bank序列號識別模塊、Bank序列號平衡模塊，局部性策略控制模塊；

地址范圍劃分模塊，用于將DRAM訪存請求地址范圍與PM訪存請求的地址范圍區分開，將訪存請求劃分為“普通請求”和“持續請求”；

Bank序列號識別模塊，用于解析訪存請求的結構，提取出當前訪存請求的Bank號；

Bank序列號平衡模塊，用于提供一個動態序列號，通過計算所述動態序列號和Bank號的異或值決定訪存請求最終進入哪個調度隊列，將具有集中式的Bank號的訪存請求變為分散式的；

局部性策略控制模塊，用于通過批處理方式去調度擁有行緩存局部性的訪存請求，提高行緩存的局部性。

2.根據權利要求1所述的一種提高PM訪存請求并行度的解析裝置，其特征在于：所述地址范圍劃分模塊,識別訪存請求的地址序列，將低地址空間的訪存請求劃分到DRAM內存控制器中，按照DRAM內存控制器的方法去解析訪存請求并獲取數據；將高地址空間的訪存請求劃分到PM內存控制器中。

3.根據權利要求1所述的一種提高PM訪存請求并行度的解析裝置，其特征在于：

所述Bank序列號識別模塊：訪存請求的結構為

請求類別(R/W)	行地址(row)	Bank號(b)	列地址(col)

根據訪存請求的結構，將劃分好的“普通請求”和“持續請求”，在結構中用“請求類別”位來表示，提取出當前訪存請求的Bank號。

4.根據權利要求1所述的一種提高PM訪存請求并行度的解析裝置，其特征在于：

所述局部性策略控制模塊，批處理調度方式遵守三種原則，有限請求數量原則、優先級順序不變原則、不調離單獨訪存請求原則。

5.一種基于權利 要求1所述裝置的提高PM訪存請求并行度的解析方法,其特征在于，包含以下步驟：

步驟A：將包含低地址空間的訪存請求劃分到DRAM內存控制器中，劃分為“普通請求”；將包含高地址空間的訪存請求劃分到PM內存控制器中，劃分為“持續請求”；

步驟B：識別不同Bank的持續請求號碼，并確保這些請求可以分配給不同的隊列；

步驟C：提供一個動態序列號，其編號等于Bank的數量范圍，通過計算這個動態變化的序列號和Bank號決定請求最終進入哪個隊列；

步驟D：通過批處理方式去調度具有行緩存局部性的訪存請求，來提高行緩存的局部性，從而最大限度地提高系統吞吐量；

步驟E：將具有新Bank號的訪存請求解析為可執行的操作命令；

步驟F：在PM陣列及其控制器上執行操作命令。