[發明專利]集成溝槽式電容器

有效

• 申請號: 201710816297.2
• 申請日: 2017-09-12
• 公開（公告）號: CN107818970B
• 公開（公告）日: 2023-08-18
• 發明（設計）人: B·胡;H·卡瓦哈勒;S·P·彭德哈卡
• 申請（專利權）人: 德克薩斯儀器股份有限公司
• 主分類號: H01L23/64
• 分類號: H01L23/64
• 代理公司: 北京紀凱知識產權代理有限公司 11245
• 代理人: 徐東升;王爽

本發明涉及一種集成溝槽式電容器，其中具體公開了一種深溝槽式電容器(100)以及用于在半導體工藝中提供深溝槽式電容器(100)的方法(400A)。該方法包括在半導體晶片的第一區域(106、108)中形成(405)多個深溝槽(111)，第一區域具有第一類型摻雜的阱。在多個深溝槽的表面上形成(410)介電層(110)，并且沉積(415)摻雜多晶硅層(112)以填充多個深溝槽，其中摻雜多晶硅摻雜有第二類型的摻雜劑。在介電層與半導體晶片的表面的交點處，形成(420)覆蓋介電層的淺溝槽隔離(114)。

技術領域

所公開的實施例總體涉及集成電路(IC)設計和處理領域。更具體地，而非任何限制的方式，本公開涉及集成溝槽式電容器。

背景技術

嘗試將電容器集成到用于IC的流程中時會出現許多問題。通常，在芯片的表面上使用用于電容器底板的金屬-1層或金屬-2層和用于頂板的TiN層來構建集成電容器。這些電容器的電容密度約為1.5μF/μm²，并且可達到約8V的最高工作電壓。最近，溝槽式電容器已經在襯底/外延層中形成，但是溝槽式電容器難以集成到現有的工藝流程中，并且通常需要太多額外的掩模來節省成本。需要對將電容器集成到半導體工藝流程中進行改進。

發明內容

所公開的實施例注入第一摻雜劑類型(例如N+)和熱驅動以形成作為重摻雜阱的底板。如果第一摻雜劑類型為與襯底和外延層不同的類型(例如，襯底/外延層為P型而阱為N+型)，則電容器被隔離；如果第一摻雜劑類型與襯底/外延層相同，則電容器未被隔離。使用單個掩模在阱中形成深溝槽，并且形成介電層(例如，通過生長熱氧化物或沉積氧化物/氮化物/氮氧化物(ONO)組合)。提供第二類型(可以是N+或P+)的原位摻雜(ISD)多晶硅填充物以形成電容器的頂板。為了在后續處理期間保持介電層的完整性，在溝槽邊緣與外延層的表面相遇處添加淺溝槽隔離(STI)。在至少一些過程中，電容器的流程是模塊化的，即當需要電容器時，可以將一組步驟并入到標準流程中，以及當不需要電容器時，也可以快速移除。添加的步驟需要僅添加單個掩膜。

一方面，公開了用于在半導體工藝中提供深溝槽式電容器的方法的實施例。該方法包括在半導體晶片的第一區域中形成多個深溝槽，該第一區域具有第一類型摻雜的阱；在多個深溝槽的表面上形成介電層；沉積摻雜多晶硅層以填充多個深溝槽，該摻雜多晶硅摻雜有第二類型的摻雜劑；以及在介電層與半導體晶片的表面的交會處形成覆蓋該介電層的淺溝槽隔離。

在另一方面，公開了在集成電路(IC)芯片中形成的集成電容器的實施例。集成電容器包括在外延層中形成并摻雜有第一類型摻雜劑的阱結構，該阱結構形成電容器的第一板；在阱結構中形成并且填充有摻雜有第二類型摻雜劑的多晶硅的多個深溝槽，多晶硅層通過介電層與阱結構分離；以及在IC芯片的表面處覆蓋介電層的淺溝槽隔離。

附圖說明

在附圖的附圖中通過示例而非限制的方式示出了本公開的實施例，其中，相同的附圖標記表示相似的元件。應指出的是，在本公開中對“一個”實施例的不同引用不一定指的是相同的實施例，并且這樣的引用可表示至少一個。此外，當結合實施例描述特定特征、結構或特性時，認為在本領域的技術人員的知識范圍內結合其它實施例來實現此類特征、結構或特性，無論其它實施例是否明確描述。

附圖被并入說明書并形成說明書的一部分以說明本公開的一或多個例示性實施例。本公開的各種優點和特征將從以下具體實施方式結合所附權利要求書和參考附圖中理解，其中：

圖1示出了根據本公開的實施例的示例集成電容器的示意圖；

圖2A-圖2B描繪了根據本公開的單獨實施例的兩個不同電容器布局的頂視圖；

圖3A-圖3J描繪了根據本公開的實施例的在提供集成電容器的過程中的各個階段的半導體晶片；

圖4A-圖4E描繪了根據本公開的實施例的在半導體晶片中形成深溝槽式電容器的方法的部分；

圖5描繪了傳統的集成電容器的示意圖；以及