[發明專利]終端電路、接收器及相關聯的終止方法

有效

• 申請號: 201710812147.4
• 申請日: 2017-09-11
• 公開（公告）號: CN107846230B
• 公開（公告）日: 2020-03-10
• 發明（設計）人: 李安修
• 申請（專利權）人: 聯發科技股份有限公司
• 主分類號: H04B1/10
• 分類號: H04B1/10
• 代理公司: 深圳市威世博知識產權代理事務所(普通合伙) 44280
• 代理人: 何青瓦

1.一種終端電路，其特征在于，所述終端電路用于耦接于接收端子，所述接收端子用于接收信道傳輸信號，以及，所述終端電路包括上部電路和下部電路；

所述上部電路包括：

第一終端元件，耦接于具有第一電壓電平的第一電壓端子；以及

第一開關，耦接于所述第一終端元件和所述接收端子，用于將所述接收端子選擇性地導通到所述第一終端元件；

所述下部電路包括：

第二終端元件，耦接于具有第二電壓電平的第二電壓端子，所述第二電壓電平與所述第一電壓電平不同；以及

第二開關，耦接于所述第二終端元件和所述接收端子，用于將所述接收端子選擇性地導通到所述第二終端元件；

其中，第n個終止持續時間為對應于所述信道傳輸信號攜帶的第n個數據位的終止持續時間，所述第一開關和所述第二開關在所述第n個終止持續時間期間受所述信道傳輸信號攜帶的第n-1個或第n個數據位的邏輯的控制，其中，數據位的邏輯是通過檢測所述接收端子的電壓電平獲得的。

2.根據權利要求1所述的終端電路，其特征在于，在與所述信道傳輸信號攜帶的各數據位相對應的終止持續時間內，所述第一開關和所述第二開關中只有一者是接通的。

3.根據權利要求2所述的終端電路，其特征在于，所述終端電路包括第一設定模式和第二設定模式，若所述終端電路處于所述第一設定模式，則所述第一開關是接通的，以及所述第二開關是斷開的；

若所述終端電路處于所述第二設定模式，則所述第二開關是接通的，以及所述第一開關是斷開的。

4.根據權利要求3所述的終端電路，其特征在于，若所述第n-1個數據位的邏輯為邏輯低，則所述終端電路在所述第n個終止持續時間期間處于所述第一設定模式，以將所述接收端子導通到所述第一終端元件；以及

若所述第n-1個數據位的邏輯為邏輯高，則所述終端電路在所述第n個終止持續時間期間處于所述第二設定模式，以將所述接收端子導通到所述第二終端元件；

其中，所述第n-1個數據位在所述第n個數據位之前。

5.根據權利要求1所述的終端電路，其特征在于，所述接收端子在對應于所述第n-1個數據位的穩定間隔期間的電壓電平表示所述第n-1個數據位的邏輯，以及，所述第一開關和所述第二開關在所述第n個終止持續時間期間的接通狀態受所述接收端子在對應于所述第n-1個數據位的穩定間隔期間的所述電壓電平的控制。

6.根據權利要求5所述的終端電路，其特征在于，若所述接收端子在對應于所述第n-1個數據位的穩定間隔期間的所述電壓電平為低電壓電平，則所述第n-1個數據位的邏輯為邏輯低，以及，若所述接收端子在對應于所述第n-1個數據位的穩定間隔期間的所述電壓電平為高電壓電平，則所述第n-1個數據位的邏輯為邏輯高。

7.根據權利要求3所述的終端電路，其特征在于，若所述第n個數據位的邏輯為邏輯高，則所述終端電路在所述第n個終止持續時間期間處于所述第一設定模式，以將所述接收端子導通到所述第一終端元件；以及

若所述第n個數據位的邏輯為邏輯低，則所述終端電路在所述第n個終止持續時間期間處于所述第二設定模式，以將所述接收端子導通到所述第二終端元件。

8.根據權利要求7所述的終端電路，其特征在于，所述信道傳輸信號攜帶的第n-1個數據位和所述第n個數據位之間的轉變間隔被定義為第n-1個轉變間隔，以及，所述第n個數據位的邏輯是通過在所述第n-1個轉變間隔期間檢測所述接收端子的電壓電平并將檢測得到的電壓電平與至少一個閾值電壓進行比較獲得的。