[發明專利]編碼方法及裝置

有效

• 申請號: 201710806972.3
• 申請日: 2017-09-08
• 公開（公告）號: CN109474376B
• 公開（公告）日: 2022-02-18
• 發明（設計）人: 戴勝辰;黃凌晨;徐晨;喬云飛;李榕
• 申請（專利權）人: 華為技術有限公司
• 主分類號: H04L1/00
• 分類號: H04L1/00;H03M13/09
• 代理公司: 北京潤澤恒知識產權代理有限公司 11319
• 代理人: 王洪

1.一種編碼方法，其特征在于，包括：

發送端對A個待編碼信息比特根據循環冗余校驗(CRC)多項式進行CRC編碼，得到第一比特序列，所述第一比特序列包括L個CRC比特和A個信息比特，L、A為正整數，其中L＝4，所述CRC多項式為下列多項式中的任意一個：

D^4+1；或

D^4+D^3+1；或

D^4+D^2+1；

對所述第一比特序列進行極化編碼。

2.根據權利要求1所述的方法，其特征在于，所述CRC多項式通過移位寄存器實現。

3.根據權利要求1或2所述的方法，其特征在于，所述第一比特序列中的L個CRC比特位于所述A個待編碼信息比特之后。

4.根據權利要求1-3任意一項所述的方法，其特征在于，所述發送端發送所述極化編碼后的第一比特序列。

5.根據權利要求1-4任意一項所述的方法，其特征在于，所述發送端為基站或終端。

6.一種編碼裝置，其特征在于，包括：

第一編碼模塊，用于對A個待編碼信息比特根據循環冗余校驗(CRC)多項式進行CRC編碼，得到第一比特序列，所述第一比特序列包括L個CRC比特和A個信息比特，L、A為正整數，其中L＝4，所述CRC多項式為下列多項式中的任意一個：

D^4+1；或

D^4+D^3+1；或

D^4+D^2+1；

第二編碼模塊，用于對所述第一比特序列進行極化編碼。

7.根據權利要求6所述的裝置，其特征在于，所述CRC多項式通過移位寄存器實現。

8.根據權利要求6或7所述的裝置，其特征在于，所述第一比特序列中的L個CRC比特位于所述A個待編碼信息比特之后。

9.根據權利要求6-8任意一項所述的裝置，其特征在于，所述裝置還包括發送模塊，用于發送所述極化編碼后的第一比特序列。

10.根據權利要求6-9任意一項所述的裝置，其特征在于，所述裝置為基站或終端。

11.一種編碼裝置，其特征在于，包括處理器，所述處理器用于：

對A個待編碼信息比特根據循環冗余校驗(CRC)多項式進行CRC編碼，得到第一比特序列，所述第一比特序列包括L個CRC比特和A個信息比特，L、A為正整數，其中L＝4，所述CRC多項式為下列多項式中的任意一個：

D^4+1；或

D^4+D^3+1；或

D^4+D^2+1；

對所述第一比特序列進行極化編碼。

12.根據權利要求11所述的裝置，其特征在于，所述編碼裝置還包括存儲器，所述存儲器用于存儲程序指令。

13.根據權利要求11或12所述的裝置，其特征在于，所述CRC多項式通過移位寄存器實現。

14.根據權利要求11-13任意一項所述的裝置，其特征在于，所述第一比特序列中的L個CRC比特位于所述A個待編碼信息比特之后。

15.根據權利要求11-14任意一項所述的裝置，其特征在于，所述裝置為基站或終端。

16.一種編碼裝置，其特征在于，包括：

輸入接口，用于獲取待編碼的比特序列；

邏輯電路，用于基于獲取的待編碼的比特序列執行所述權利要求1～4任一項所述的方法，得到編碼后的比特；

輸出接口，用于輸出編碼后的比特。