[發明專利]一種SiC高壓功率器件結終端的制備方法

有效

• 申請號: 201710801218.0
• 申請日: 2017-09-07
• 公開（公告）號: CN107546114B
• 公開（公告）日: 2020-01-03
• 發明（設計）人: 李志強;李俊燾;徐星亮;張林;代剛
• 申請（專利權）人: 中國工程物理研究院電子工程研究所
• 主分類號: H01L21/04
• 分類號: H01L21/04;H01L29/06
• 代理公司: 51211 成都天嘉專利事務所(普通合伙)
• 代理人: 蔣斯琪

本發明公開了一種SiC高壓功率器件結終端的制備方法。首先，根據不同等級的阻斷電壓需求確定臺階級數（2ⁿ級）并進行掩膜版圖形結構設計；然后在SiC樣片上通過多次臺階制備工藝（包括制備硬掩膜層、刻蝕臺階區域、去除氧化硅硬掩膜層）形成多級臺階結構，最終經過n+1次臺階刻蝕形成2ⁿ級臺階；本發明對于制作多級臺階的SiC高壓功率器件結終端，只需要進行極少次數的臺階刻蝕即可完成制備；因此，該方法能實現多級臺階進而極大提高SiC高壓功率器件阻斷電壓同時，并且能極大地效簡化多臺階結終端制備工藝，因而在SiC高壓功率器件中有著極大的應用前景。

技術領域

本發明屬于超大規模集成電路（ULSI）工藝制造技術領域，具體涉及一種SiC基高壓功率器件結終端的制備方法。

背景技術

功率半導體器件以承受高電壓、大電流和耐高溫為其基本特點，這就要求其制造材料具有較寬的禁帶、較高的臨界雪崩擊穿電場強度和較高的熱導率。碳化硅相比于傳統的硅材料以其全面占優的物理特性(高擊穿電場強度，優越熱穩定性，高載流子飽和漂移速度以及高熱導率)，使其在高溫、高頻、大功率以及抗輻照等方面的應用領域倍受青睞，是實現高壓大功率器件的理想材料，也成為現代功率器件的主流發展方向之一。

功率器件向更高電壓方向的發展在理論上受限于雪崩擊穿現象，其與器件結構內部的電場分布密切有關，功率器件的漂移層越厚、摻雜濃度越低，能實現的阻斷電壓就越高。而在實際的SiC功率器件中，由于SiC材料缺陷等問題，SiC功率器件材料生長過程中漂移層的厚度并不能生長太厚。另一方面，在SiC功率器件中由于結的不連續，在結的邊、角存在曲率，導致表面電力線密集，結的外邊電場強度比體內高導致器件發生提前擊穿。這種效應嚴重影響了功率器件的阻斷特性。對于SiC高壓功率器件，結終端擴展技術是緩解結外邊沿電場集中效應、提高器件擊穿電壓有效手段，具有工藝實現簡單、對結深要求低、提高擊穿電壓效率高，且占用器件面積小等優點。

結終端技術是通過緩解結外邊沿電場集中效應從而提高器件擊穿電壓，根據結構的不同可以分為邊緣延伸結構與刻蝕臺階結構，主要包括場限環結構、金屬場板結構以及JTE技術。其中，場限環結構雖然具有工藝簡單的優點，然而它對界面電荷非常敏感，且對結深的精確控制提出嚴格要求。場板終端是用于器件邊緣終端的傳統技術，高場是由金屬場板下的氧化層來支撐，然而，在SiC器件中，在阻斷狀態的電場可能非常高，高的氧化場可能導致長期的可靠性問題。JTE技術由Temple于1977年在IEEE Transactions on ElectronDevices上提出，可通過選擇性增加結內電荷形成結終端擴展區從而改變緩解電場集中效應，其實現方法包括離子注入和臺階刻蝕的方法。相比于離子注入方法，臺階刻蝕方法工藝更為簡單，效率高，而且避免了高溫退火引入的缺陷損傷和表面變粗糙等問題，因此，大于10 kV的SiC器件一般多采用刻蝕型JTE結構。

對于刻蝕型JTE技術，電荷分布梯度越平緩，對緩解外沿電場集中效應越顯著，功率器件的阻斷電壓的提升越明顯，這就需要制備多達數十級臺階以實現高阻斷電壓。但是如果按每步刻蝕工藝制備一級臺階的方式制備多級臺階，這將極大地增加器件制備的復雜度和制作成本，同時多達數十次的刻蝕將極大降低器件的可靠性和重復性。因此，本發明針對上述問題提出了一種制備多級刻蝕臺階JTE結構的工藝制備方法，該方法能在實現多級刻蝕臺階JTE結構的同時，并不增加器件制備工藝的復雜度，在高壓功率器件中具有非常顯著的應用前景。

發明內容

針對上述SiC高壓功率器件結終端存在的問題，本發明提出了一種SiC高壓功率器件結終端的制備方法，該方法在實現多級臺階刻蝕的同時，并有效簡化結終端制備的工藝技術，最終達到極大地提高SiC高壓功率器件阻斷電壓的目的。

本發明的技術方案如下：

一種SiC高壓功率器件結終端的制備方法，其特征在于制備步驟如下：