[發明專利]半導體器件及其形成方法

有效

• 申請號: 201710801062.6
• 申請日: 2017-09-07
• 公開（公告）號: CN108231664B
• 公開（公告）日: 2020-08-25
• 發明（設計）人: 李威養;楊豐誠;林仲德;陳燕銘
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/528
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

方法包括在襯底上形成柵極結構，形成覆蓋柵極結構的側壁的密封間隔件，形成覆蓋密封間隔件的側壁的犧牲間隔件，形成夾著溝道區域(位于柵極結構下方)的源極/漏極區域并且沉積覆蓋犧牲間隔件的側壁的接觸蝕刻停止層。該方法還包括去除犧牲間隔件以形成溝槽，其中，該溝槽暴露接觸蝕刻停止層的側壁和密封間隔件的側壁，并且沉積層間介電層，其中，層間介電層覆蓋溝槽，從而限定溝槽內的氣隙。本發明的實施例還涉及半導體器件及其形成方法。

技術領域

本發明的實施例涉及半導體器件及其形成方法。

背景技術

半導體集成電路(IC)工業已經經歷了指數增長。IC材料和設計中的技術進步已經產生了多代IC，其中，每一代都比上一代具有更小和更復雜的電路。在IC演化過程中，功能密度(即，每芯片面積的互連器件的數量) 已經普遍增大，而幾何尺寸(即，可以使用制造工藝產生的最小組件(或線))已經減小。這種按比例縮小工藝通常通過提高生產效率和降低相關成本來提供益處。這種按比例縮小已經增加了處理和制造IC的復雜性，并且為了實現這些進步，需要IC處理和制造中的類似發展。

例如，通常減小場效應晶體管的部件之間的雜散電容(諸如柵極結構和源極/漏極接觸件之間的電容)是期望的，以增加晶體管的開關速度、減小開關功耗和/或減小耦合噪聲。已經提出某些具有低于氧化硅的介電常數的低k材料作為提供較低的相對電容率的絕緣材料，以減小雜散電容。然而，隨著半導體技術進入更小的幾何尺寸，柵極結構和源極/漏極接觸件之間的距離進一步減小，導致仍存在較大的雜散電容。因此，雖然晶體管形成中現有的方法對于它們的預期目的通常已經足夠，但是它們不是在所有方面都已完全令人滿意。

發明內容

本發明的實施例提供了一種形成半導體器件的方法，包括：在襯底上形成柵極結構；形成覆蓋所述柵極結構的側壁的密封間隔件；形成覆蓋所述密封間隔件的側壁的犧牲間隔件；形成夾著溝道區域的源極/漏極(S/D) 區域，所述溝道區域位于所述柵極結構下方；沉積覆蓋所述犧牲間隔件的側壁的接觸蝕刻停止(CES)層；去除所述犧牲間隔件以形成溝槽，其中，所述溝槽跨越在所述接觸蝕刻停止層的側壁和所述密封間隔件的側壁之間；以及沉積層間介電(ILD)層，其中，所述層間介電層覆蓋所述溝槽，從而限定所述溝槽內的氣隙。

本發明的另一實施例提供了一種形成半導體器件的方法，所述方法包括：在半導體襯底上形成柵極堆疊件；形成覆蓋所述柵極堆疊件的側壁的密封間隔件；形成覆蓋所述密封間隔件的側壁的犧牲間隔件；形成由溝道區域插入的源極/漏極(S/D)區域，所述溝道區域位于所述柵極堆疊件下方；形成覆蓋所述犧牲間隔件的側壁的接觸蝕刻停止(CES)層；在所述柵極堆疊件上方沉積第一層間介電(ILD)層；圖案化所述第一層間介電層，從而形成暴露所述源極/漏極區域的一個的開口；在所述開口中形成源極/ 漏極接觸件；在所述源極/漏極接觸件的形成之后，去除所述犧牲間隔件以形成溝槽，其中，所述溝槽暴露所述接觸蝕刻停止層的側壁以及所述密封間隔件的側壁；以及在所述源極/漏極接觸件、所述密封間隔件和所述柵極堆疊件上方沉積第二層間介電層，其中，所述第二層間介電層密封所述溝槽，從而限定所述溝槽內的空隙。

本發明的又一實施例提供了一種半導體器件，包括：襯底，具有源極/ 漏極(S/D)區域，其中，所述溝道區域插入在所述源極/漏極區域之間；柵極堆疊件，位于所述溝道區域上方；間隔件層，覆蓋所述柵極堆疊件的側壁；源極/漏極接觸件，位于所述源極/漏極區域的一個上方；接觸蝕刻停止(CES)層，覆蓋所述源極/漏極接觸件的側壁；以及層間介電(ILD) 層，覆蓋所述接觸蝕刻停止層、所述間隔件層和所述柵極堆疊件，其中，所述接觸蝕刻停止層和所述間隔件層彼此間隔開，限定所述接觸蝕刻停止層和所述間隔件層之間的間隙，所述間隙由所述層間介電層覆蓋。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明的各個方面。應該強調，根據工業中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。