[發明專利]半導體結構及其制造方法

有效

• 申請號: 201710794034.6
• 申請日: 2017-09-06
• 公開（公告）號: CN108231876B
• 公開（公告）日: 2020-09-04
• 發明（設計）人: 江國誠;梁英強;徐志安
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L29/78;H01L21/336;H01L21/28
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

本發明提供了半導體結構。該半導體結構包括襯底上的鰭結構；在鰭結構上形成的第一柵極堆疊件和第二柵極堆疊件；設置在第一柵極堆疊件和第二柵極堆疊件上的介電材料層，其中，介電材料層包括設置在第一柵極堆疊件的側壁上具有第一厚度的第一部分和設置在第二柵極堆疊件的側壁上具有大于第一厚度的第二厚度的第二部分；設置在介電材料層的第一部分上的第一柵極間隔件；以及設置在介電材料層的第二部分上的第二柵極間隔件。本發明的實施例還涉及制造半導體結構的方法。

技術領域

本發明的實施例涉及半導體結構及其制造方法。

背景技術

半導體集成電路(IC)工業已經經歷了指數增長。IC材料和設計中的技術進步已經產生了多代IC，其中，每一代都比上一代具有更小和更復雜的電路。在IC演化過程中，功能密度(定義為每芯片面積的互連器件的數量)已經普遍增大，而幾何尺寸(即，可以使用制造工藝產生的最小組件(或線))已經減小。這種按比例縮小工藝通常通過提高生產效率和降低相關成本來提供益處。這種按比例縮小已經增加了處理和制造IC的復雜性，并且，為了實現這些進步，需要IC處理和制造中的類似發展。例如，已經引進代替平面晶體管的諸如鰭式場效應晶體管(FinFET)的三維晶體管。FinFET可以被看作為擠壓成柵極的典型的平面器件。典型的FinFET制造有從襯底向上延伸的薄“鰭”(或鰭結構)。在這種垂直鰭中形成FET的溝道，并且在鰭的溝道區域上方提供柵極(例如，包裹環繞)。由柵極包裹環繞鰭增加了溝道區域和柵極之間的接觸面積并且允許柵極從多個側面控制溝道。這可以以多種方式利用，并且在一些應用中，FinFET提供了減少的短溝道效應，減小的泄露和更大的電流。換句話說，可以比平面器件更快、更小且更有效。

然而，由于FinFET和其它非平面器件中固有的復雜性，并且還由于先進的技術節點中的高圖案密度，因此，在制造平面晶體管中使用的多種技術不適合于制造非平面器件。僅僅作為一個實例，用于在半導體襯底上形成柵極堆疊件的傳統技術可能產生不期望的粘連問題。在先進的技術節點中，晶體管柵極的高度需要非常高。例如，當柵極長度小于20nm時，柵極高寬比，定義為柵極高度比柵極寬度，可以大于15。高柵極高寬比可能會導致鄰近的柵極粘連在一起，尤其在諸如濕蝕刻和清洗的各個工藝期間。現有的方法(諸如通過應力管理技術的處理工藝)對具有高柵極高寬比(諸如大于17)的產品不能有效地適用。

因此，雖然現有的制造技術對于平面器件基本已經足夠，但是，為了了持續滿足日益增加的設計要求，需要進一步的發展。

發明內容

本發明的實施例提供了一種半導體結構，包括：鰭結構，位于襯底上；第一柵極堆疊件和第二柵極堆疊件，形成在所述鰭結構上；介電材料層，設置在所述第一柵極堆疊件和所述第二柵極堆疊件上，其中，所述介電材料層包括設置在所述第一柵極堆疊件的側壁上具有第一厚度的第一部分和設置在所述第二柵極堆疊件的側壁上具有大于所述第一厚度的第二厚度的第二部分；第一柵極間隔件，設置在所述介電材料層的所述第一部分上；以及第二柵極間隔件，設置在所述介電材料層的所述第二部分上。

本發明的另一實施例提供了一種半導體結構，包括：第一場效應晶體管(FET)，設置在第一鰭結構上，其中，所述第一場效應晶體管進一步包括第一柵極堆疊件、設置在所述第一柵極堆疊件的兩側上的第一源極/漏極部件、設置在所述第一柵極堆疊件的側壁上的第一柵極間隔件以及插入在所述第一柵極間隔件和所述第一柵極堆疊件的所述側壁之間的第一介電材料層；第二場效應晶體管，設置在第二鰭結構上，其中，所述第二場效應晶體管進一步包括第二柵極堆疊件、設置在所述第二柵極堆疊件的兩側上的第二源極/漏極部件、設置在所述第二柵極堆疊件的側壁上的第二柵極間隔件以及插入在所述第二柵極間隔件和所述第二柵極堆疊件的所述側壁之間的第二介電材料層，其中所述第一介電材料層具有第一厚度T1，以及所述第二介電材料層具有大于所述第一厚度的第二厚度T2。