[發明專利]用于鰭式場效應晶體管的源極和漏極形成技術

有效

• 申請號: 201710789333.0
• 申請日: 2017-09-05
• 公開（公告）號: CN108231684B
• 公開（公告）日: 2020-09-11
• 發明（設計）人: 邱耀德;呂偉元;郭建億;楊世海;陳燕銘
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

本發明公開了用于鰭式場效應晶體管(FinFET)的源極和漏極形成技術。用于形成FinFET的外延源極/漏極部件的示例性方法包括使用含硅前體和含氯前體在多個鰭上外延生長半導體材料。半導體材料合并以形成跨越多個鰭的外延部件，其中多個鰭具有小于約25nm的鰭間隔。含硅前體的流量與含氯前體的流量的比率小于約5。該方法還包括使用含氯前體回蝕刻半導體材料，從而改變外延部件的輪廓。僅實施一次外延生長和回蝕刻。在FinFET是n型FinFET的一些實施方式中，外延生長還使用含磷前體。

技術領域

本發明的實施例涉及用于鰭式場效應晶體管的源極和漏極形成技術。

背景技術

集成電路(IC)產業已經經歷了指數增長。IC材料和設計上的技術進步已經產生了一代又一代IC，其中，每一代都具有比前一代更小且更復雜的電路。在IC演進過程中，功能密度(即，單位芯片面積上的互連器件的數量)通常在增加，同時幾何尺寸(即，可使用制造工藝創建的最小組件(或線))減小。該按比例縮小工藝通常通過提高生產效率和降低相關成本而提供益處。

這種按比例縮小工藝還增加了處理和制造IC的復雜性并且為了實現這些進步，需要IC處理和制造中的類似發展。例如，隨著鰭式場效應晶體管(FinFET)技術朝著更小的部件尺寸(諸如32納米、28納米、20納米及以下)進展，需要先進的技術來精確地控制源極/漏極部件的輪廓和/或尺寸以確保和/或優化FinFET器件的可靠性。盡管現有的FinFET源極和漏極形成技術通常能夠滿足它們的預期目的，但它們還沒有在所有方面都完全令人滿意。

發明內容

本發明的實施例提供了一種形成集成電路器件的方法，包括在襯底上方形成第一鰭和第二鰭，其中，所述第一鰭和所述第二鰭具有小于25nm的鰭間隔，并且其中，所述第一鰭和所述第二鰭均包括設置在源極區和漏極區之間的溝道區；在所述第一鰭和所述第二鰭的所述溝道區上方形成柵極結構；以及僅實施一次沉積工藝和蝕刻工藝以形成跨越所述第一鰭和所述第二鰭的所述源極區的合并的外延源極部件以及跨越所述第一鰭和所述第二鰭的所述漏極區的合并的外延漏極部件。

本發明的另一實施例提供了一種形成集成電路器件的方法，包括：形成包括至少兩個鰭的鰭結構，所述至少兩個鰭具有小于25nm的鰭間隔；以及在所述鰭結構的源極/漏極區上方形成外延部件，其中，形成所述外延部件包括：實施單沉積工藝以在所述鰭結構上方形成外延層，其中，所述單沉積工藝采用小于5的含源前體的流量與含蝕刻劑前體的流量的比率，以及對所述外延層實施單蝕刻工藝。

本發明的又一實施例提供了一種形成集成電路器件的方法，包括：形成用于n型鰭式場效應晶體管(FinFET)的外延源極/漏極部件，其中，形成所述外延源極/漏極部件包括：使用含硅前體、含磷前體和含氯前體在多個鰭上外延生長半導體材料，其中：所述多個鰭具有小于25nm的鰭間隔，所述含硅前體的流量與所述含氯前體的流量的比率小于5；以及所述半導體材料合并以形成跨越所述多個鰭的外延部件；以及使用所述含氯前體回蝕刻所述半導體材料，從而改變所述外延部件的輪廓。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳地理解本發明的各個方面。應該注意，根據工業中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各種部件的尺寸可以被任意增大或減小。

圖1是根據本發明的各個方面的基于鰭式場效應晶體管(FinFET)的靜態隨機存取存儲(SRAM)器件的部分或全部的簡化的示意性頂視圖。

圖2是根據本發明的各個方面的用于制造包括FinFET器件的集成電路器件的方法的流程圖。

圖3A至圖3J是根據本發明的各個方面的在各個制造階段處(諸如與圖2的方法相關聯的那些)的包括FinFET器件的部分或全部集成電路的局部截面圖。

具體實施方式

本發明通常涉及集成電路器件，并且更具體地涉及鰭式場效應晶體管(FinFET)。