[發(fā)明專利]一種高效的基于時延波束形成的寬帶數(shù)字陣列接收通道

有效

• 申請?zhí)枺?/td>: 201710788477.4
• 申請日: 2017-09-05
• 公開（公告）號: CN107566024B
• 公開（公告）日: 2020-05-12
• 發(fā)明（設(shè)計）人: 錢璐;鄒林;姜帥龍;王燦;周云;汪學(xué)剛
• 申請（專利權(quán)）人: 電子科技大學(xué)
• 主分類號: H04B7/08
• 分類號: H04B7/08;H04B7/0408
• 代理公司: 電子科技大學(xué)專利中心 51203
• 代理人: 周劉英

本發(fā)明公開了一種高效的基于時延波束形成的寬帶數(shù)字陣列接收通道，包括N個低噪聲功放、數(shù)模轉(zhuǎn)換模塊、整數(shù)倍時延模塊、數(shù)字控制振蕩器、幅相加權(quán)模塊、第一和第二分?jǐn)?shù)時延加權(quán)模塊，以及兩個子濾波器組和抽取模塊，其中低噪聲功放通過數(shù)模轉(zhuǎn)換模塊和整數(shù)倍時延模塊連接數(shù)字控制振蕩器，其同相輸出、正交輸出分別通過同一個幅相加權(quán)模塊連接第一和第二分?jǐn)?shù)時延加權(quán)模塊；分別合并對應(yīng)I、Q路的分?jǐn)?shù)時延加權(quán)模塊的各輸出，再分別作為兩個子濾波器組的輸入，子濾波器組的輸出端分別連接一個抽取倍數(shù)相同的抽取模塊。本發(fā)明設(shè)置各通道共用一個子濾波器組來完成分?jǐn)?shù)時延處理，再將抽取環(huán)節(jié)后置，從而有效減少對乘法器和加法器硬件資源的消耗。

技術(shù)領(lǐng)域

本發(fā)明屬于寬帶數(shù)字陣列技術(shù)領(lǐng)域，具體涉及一種基于時延波束形成的寬帶數(shù)字陣列接收通道結(jié)構(gòu)。

背景技術(shù)

寬帶數(shù)字陣列由于存在相控陣天線孔徑效應(yīng)及天線孔徑渡越時間，直接采用相位加權(quán)無法形成期望的寬帶波束方向圖，因此，需采用基于時延的寬帶波束形成方法。在采用數(shù)字時延方式時，傳統(tǒng)的寬帶數(shù)字陣列接收通道包括N個LNA(低噪聲功放)、ADC(數(shù)模轉(zhuǎn)換)、NCO(數(shù)字控制振蕩器)和幅相加權(quán)模塊，以及2N個抽取、整數(shù)時延和分?jǐn)?shù)時延模塊構(gòu)成，其中N(N＞2)表示通道數(shù)，其結(jié)構(gòu)如圖1所示：LNA的輸入端用于輸入陣列接收信號，輸出端與ADC的輸入端相連，ADC的輸出端與NCO的輸入端相連，NCO的同相輸出端(對應(yīng)I路基帶)和正交輸出端(對應(yīng)Q路基帶)分別通過正交混頻器(圖1中所示的乘法器)與抽取模塊的輸入端相連，各抽取模塊的抗混疊濾波器實現(xiàn)對輸入信號的M倍(預(yù)設(shè)值)抽取處理；對應(yīng)同一NCO的兩個抽取模塊的輸出端分別與同一幅相加權(quán)模塊的兩個輸入端相連，各幅相加權(quán)模塊基于預(yù)置的幅相加權(quán)值W_i(i＝0,1,…,N-1)對輸入信號進(jìn)行幅相加權(quán)處理；幅相加權(quán)模塊的兩路輸出端分別連接一個整數(shù)倍時延模塊，該整數(shù)倍時延模塊基于預(yù)置的整數(shù)倍時延值D_i(i＝0,1,…,N-1)實現(xiàn)對輸入信號的整數(shù)倍時延處理，其中對應(yīng)同一幅相加權(quán)模塊的兩個整數(shù)倍時延模塊的時延值D_i相同；整數(shù)倍時延模塊的輸出端與分?jǐn)?shù)時延模塊的輸入端相連，該分?jǐn)?shù)時延模塊通過濾波器實現(xiàn)對輸入信號的可變分?jǐn)?shù)時延，其濾波器通常采用Farrow結(jié)構(gòu)，如圖2所示，其中x(n)為濾波器輸入，y(n)為濾波器輸出，G_l(z)表示Farrow子濾波器，其中l(wèi)＝0,…,L，L+1表示Farrow子濾波器數(shù)，d^l(l＝0,…,L)表示分?jǐn)?shù)時延加權(quán)因子，即基于預(yù)置的d^l的對輸入信號進(jìn)行分?jǐn)?shù)時延處理，其中對應(yīng)同一幅相加權(quán)模塊的兩個分?jǐn)?shù)時延模塊的d^l相同；最后分別對N個對應(yīng)I路基帶、Q路基帶的分?jǐn)?shù)時延模塊的輸出進(jìn)行合并得到對應(yīng)的I路基帶信號、Q路基帶信號。在采用FPGA實現(xiàn)時，傳統(tǒng)的寬帶數(shù)字陣列接收通道需要用到大量的乘法器和加法器資源。

發(fā)明內(nèi)容

本發(fā)明的發(fā)明目的在于：針對上述存在的問題，提供一種高效的基于時延波束形成的寬帶數(shù)字陣列接收通道，從而有效減少對硬件資源的消耗。

本發(fā)明的高效的基于時延波束形成的寬帶數(shù)字陣列接收通道，包括N個低噪聲功放、數(shù)模轉(zhuǎn)換模塊、整數(shù)倍時延模塊、數(shù)字控制振蕩器、幅相加權(quán)模塊、第一分?jǐn)?shù)時延加權(quán)模塊和第二分?jǐn)?shù)時延加權(quán)模塊，以及兩個子濾波器組和抽取模塊，其中通道數(shù)N大于2，

所述子濾波器組包括L+1個Farrow子濾波器，子濾波器組的輸出為L+1個Farrow子濾波器的濾波結(jié)果合并，其中L大于1；且第一、二分?jǐn)?shù)時延加權(quán)模塊的輸出端口為L+1路；

低噪聲功放的輸入端用于輸入寬帶數(shù)字陣列接收信號，輸出端連接數(shù)模轉(zhuǎn)換模塊的輸入端；

數(shù)模轉(zhuǎn)換模塊的輸出端連接整數(shù)倍時延模塊的輸入端；

整數(shù)倍時延模塊的輸出端連接數(shù)字控制振蕩器的輸入端；