[發明專利]陣列基板及其制作方法

有效

• 申請號: 201710788013.3
• 申請日: 2017-09-04
• 公開（公告）號: CN107479287B
• 公開（公告）日: 2020-05-29
• 發明（設計）人: 田甜;徐向陽
• 申請（專利權）人: 深圳市華星光電技術有限公司
• 主分類號: G02F1/1362
• 分類號: G02F1/1362;G02F1/1368;G02F1/1333;H01L27/12;H01L21/77
• 代理公司: 深圳市德力知識產權代理事務所 44265
• 代理人: 林才桂

1.一種陣列基板，其特征在于，包括：多條相互平行并依次排列的豎直的數據線(10)、多條相互平行并依次排列的水平的掃描線(20)、及多個子像素(30)；

所述陣列基板上設有陣列式排布的多個像素區(40)，每相鄰的兩列像素區(40)之間設有一條數據線(10)，每一行像素區(40)中設有一條掃描線(20)，所述掃描線(20)將所述像素區(40)劃分為上像素區(42)和下像素區(41)；

每一個子像素(30)均包括一主區(31)和一次區(32)，同一個子像素(30)的主區(31)和次區(32)分別位于同一行像素區(40)中相鄰的兩個像素區(40)內，并且主區(31)位于其所在的像素區(40)的下像素區(41)中，次區位于其所在的像素區(40)的上像素區(42)中；

同一個子像素(30)的主區(31)和次區(32)均與其所在的兩像素區(40)之間的數據線(10)電性連接；

每一個主區(31)均包括：一主區像素電極(311)和一主區薄膜晶體管(TM)，每一個次區(32)均包括：一次區像素電極(321)和一次區薄膜晶體管(TS)；

所述主區薄膜晶體管(TM)的柵極電性連接其所在的子像素(30)對應的掃描線(20)，源極電性連接其所在的子像素(30)對應的數據線(10)，漏極電性連接所述主區像素電極(311)；

所述次區薄膜晶體管(TS)的柵極電性連接其所在的子像素(30)對應的掃描線(20)，源極電性連接其所在的子像素(30)對應的數據線(10)，漏極電性連接所述次區像素電極(321)；

所述主區薄膜晶體管(TM)的柵極、次區薄膜晶體管(TS)的柵極、及掃描線(20)位于第一金屬層(M1)，所述主區薄膜晶體管(TM)的源極和漏極、次區薄膜晶體管(TS)的源極和漏極、及數據線(10)位于與所述第一金屬層(M1)絕緣層疊的第二金屬層(M2)。

2.如權利要求1所述的陣列基板，其特征在于，所述主區像素電極(311) 和次區像素電極(321)均為米字型的圖案電極。

3.如權利要求1所述的陣列基板，其特征在于，所述多條數據線(10)的上方還覆蓋有遮擋所述多條數據線(10)的DBS走線(50)，所述DBS走線(50)與所述主區像素電極(311)和次區像素電極(321)同層設置并相互間隔。

4.如權利要求3所述的陣列基板，其特征在于，所述DBS走線(50)、主區像素電極(311)和次區像素電極(321)的材料均為ITO。

5.如權利要求1所述的陣列基板，其特征在于，所述多個子像素(30)包括：紅色子像素(R)、綠色子像素(G)、及藍色子像素(B)。

6.如權利要求1所述的陣列基板，其特征在于，所述第一金屬層(M1)和第二金屬層(M2)的材料為鋁、鉬、及銅中的一種或多種的合金。

7.如權利要求1所述的陣列基板，其特征在于，所述第一金屬層(M1)中還形成有公共電極線(60)。

8.一種陣列基板的制作方法，其特征在于，包括如下步驟：

步驟1、提供一襯底基板，在所述襯底基板上沉積一第一金屬層并對所述第一金屬層進行圖案化，形成主區薄膜晶體管(TM)的柵極、次區薄膜晶體管(TS)的柵極、掃描線(20)、及公共電極線(60)；

步驟2、在襯底基板、主區薄膜晶體管(TM)的柵極、次區薄膜晶體管(TS)的柵極、掃描線(20)、及公共電極線(60)上沉積一層第一絕緣層，并在所述第一絕緣層上沉積一層半導體層，對所述半導體層進行圖案化，得到主區薄膜晶體管(TM)和次區薄膜晶體管(TS)半導體島結構；

步驟3、在所述第一絕緣層和主區薄膜晶體管(TM)和次區薄膜晶體管(TS)半導體島結構上沉積一層第二金屬層并對所述第二金屬層進行圖案化，形成數據線(10)、主區薄膜晶體管(TM)的源極和漏極、以及次區薄膜晶體管(TS)的源極和漏極；

步驟4、在所述第一絕緣層、數據線(10)、主區薄膜晶體管(TM)的源極和漏極、以及次區薄膜晶體管(TS)的源極和漏極上沉積一層第二絕緣層并圖案化所述第二絕緣層，形成第一過孔和第二過孔，所述第一過孔暴露出所述主區薄膜晶體管(TM)的漏極的一部分，所述第二過孔暴露出所述次區薄膜晶體管(TS)的漏極的一部分；

步驟5、在所述第二絕緣層上沉積一透明導電層并對所述透明導電層進行圖案化，形成主區像素電極(311)、次區像素電極(321)、以及遮擋所述數據線(10 )的DBS走線(50)，完成所述陣列基板的制作；

其中，所述襯底基板上設有陣列式排布的多個像素區(40)，每一條數據線(10)均對應形成于相鄰的兩列像素區(40)之間，每一條掃描線(20)均對應形成于一行像素區(40)中，所述掃描線(20)將所述像素區(40)劃分為上像素區(42)和下像素區(41)；

每一個下像素區(41)內均形成有一個子像素的主區(31)，每一個上像素區(42)內均形成有一個子像素的次區(32)，每一個子像素的主區(31)均包括一主區薄膜晶體管(TM)和一主區像素電極(311)，每一個子像素的次區(32)均包括一次區薄膜晶體管(TS)和一次區像素電極(311)；同一個子像素(30)的主區(31)和次區(32)分別位于同一行像素區(40)中相鄰的兩個像素區(40)內；

同一個子像素(30)的主區像素電極(311)和次區薄膜晶體管(TS)的源極均與其所在的兩像素區(40)之間的數據線(10)電性連接，同一個子像素(30)的主區像素電極(311)和次區薄膜晶體管(TS)的柵極均電性連接其所在行像素區(40)對應的掃描線(20)，同一個子像素(30)的主區像素電極(311)和次區薄膜晶體管(TS)的漏極分別電性連接該子像素(30)的主區像素電極(311)和次區像素電極(321)。