[發明專利]一種基于示波器的SPI總線硬件觸發與解碼方法

在審

• 申請號: 201710783860.0
• 申請日: 2017-09-04
• 公開（公告）號: CN107589289A
• 公開（公告）日: 2018-01-16
• 發明（設計）人: 姜正吉;劉洪慶;劉永
• 申請（專利權）人: 中國電子科技集團公司第四十一研究所
• 主分類號: G01R13/02
• 分類號: G01R13/02;G06F13/42
• 代理公司: 北京天奇智新知識產權代理有限公司11340
• 代理人: 陳永寧

1.一種基于示波器的SPI總線硬件觸發與解碼方法，其特征在于，包括：同步控制模塊分別與命令解析及參數設置模塊、信號輸入模塊、總線解碼模塊、實時存儲模塊及顯示模塊相互連接及相互通訊；所述命令解析與參數設置模塊，用于將輸入通道選擇、通道閾值、通道極性、位順序、總線顯示設置、總線觸發類型、總線觸發模式、觸發數據長度及觸發數據發送至同步控制模塊，同步控制模塊根據通過設置信息，對解碼過程進行控制；所述信號輸入處理模塊，用于給時鐘信號線SCL、片選信號線SS、主輸出/從輸入MOSI、主輸入/從輸出MISO，選擇合適的示波器輸入通道然后對信號進行采集前的處理，處理完成后，發送消息給同步控制模塊；所述總線解碼模塊，分為總線觸發和總線解析兩部分，擔負著觸發比較和對輸入總線信號的解析任務；所述存儲模塊，用于每完成一次解碼需要存儲一次標簽，然后等到解碼完成后，同步控制模塊通知顯示模塊在示波器上顯示總線波形；所述顯示模塊，同步控制模塊讀取存儲器中的SPI總線標簽，然后根據SPI總線協議，控制顯示模塊按照一定的算法將總線標簽顯示在示波器相應的位置上；所述同步控制模塊，用于控制解碼過程，設置參數，與其它模塊之間進行信息交互，實現實時輸入波形和解碼標簽的同步顯示，通過與觸發過程的協調工作，最終提供給用戶以完整的輸入模擬波形、解碼標簽。

2.如權利要求1所述的一種基于示波器的SPI總線硬件觸發與解碼方法，其特征在于，所述總線觸發：根據命令解析與參數設置模塊中設置的觸發類型及觸發數據，通過對設置的觸發數據及觸發字長度與實時解碼數據的比較，確定觸發位置，以便示波器能夠以此位置為參考點將解碼標簽，數字波形和實時模擬波形同步顯示出來。

3.如權利要求1所述的一種基于示波器的SPI總線硬件觸發與解碼方法，其特征在于，所述總線解析：根據SPI總線的協議，解析實時總線信號，完成對總線信號的分析。

4.如權利要求1所述的一種基于示波器的SPI總線硬件觸發與解碼方法，其特征在于，所述總線解碼模塊的解碼方法包括以下步驟：

步驟1：根據SPI輸入信號的波特率確定16倍頻采樣需要的時鐘頻率，由FPGA內部的50MHz時鐘同步產生；由50MH分頻得到16倍頻時鐘，分頻因子計算公式為，公式1：

Cfract=1fbaud*161f*106=50*106fbaud*16---(1)]]>

其中，f_baud為對應的SPI波特率，f為基準時鐘；分頻后的時鐘作為模塊觸發和解碼時鐘；

步驟2：分別解碼出開始位、數據位、停止位；解碼模塊根據協議內容和觸發要求得到結構數組；

步驟3：存儲標簽，為同步讀取做準備；標簽的存儲以標簽類型的變化為敏感信號，而與時鐘無關；開始位、數據位和停止位，將分別存儲一次，每個數據包將分別包含標簽類型，附屬數據和地址計數器的計數值；

步驟4：讀取數據；得到實時解碼的數據，當采集數據滿足預觸發深度后有觸發出現時即通知軟件，待該次采集完成后準備讀取存儲區內的標簽數據；而且，滿足預觸發后的第一個觸發時刻，FPGA會將此時的地址計數器值記錄下來供讀取，另外同時提供標簽存儲區的有效標簽地址范圍值；

步驟5：同步顯示；根據步驟4中讀取的數值，根據地址計數器的計數值實現采集波形、標簽、數字信號三者的同步顯示，提供給儀器使用者；軟件同步顯示時，需要實現采集波形、標簽、數字信號與示波器的時基刻度檔位協調一致，以實現在不同時基檔位下都能正常觀測總線信號；其中當標簽的顯示單位處理SPI信號為9600的波特率時，在存儲深度為1000個點時，標簽的顯示單位與時基的計算關系公式為，公式2：

上述步驟中，每一個時間點總線解碼模塊得到直接供給顯示模塊的標簽內容及標簽位置信息。