[發明專利]適用于低電源電壓工作的電壓基準電路

在審

• 申請號: 201710778005.0
• 申請日: 2017-09-01
• 公開（公告）號: CN107422775A
• 公開（公告）日: 2017-12-01
• 發明（設計）人: 董橋
• 申請（專利權）人: 無錫澤太微電子有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 深圳市深聯知識產權代理事務所(普通合伙)44357
• 代理人: 徐炫

技術領域

本發明屬于集成電路領域，特別涉及一種適用于低電源電壓工作的電壓基準電路。

背景技術

電壓基準電路在集成電路里提供基準電壓，此基準電壓隨電源電壓和溫度變化很小。這種基準電壓是集成電路中極為重要的模塊，廣泛使用于模擬、數字、數模混合電路中，特別是在模數轉換器和數模轉換器等系統中。傳統電壓基準電路結構中，都是采用PNP晶體管的基極和發射極電壓具有的負溫度系數特性，而工作在不同電流密度下的基極-發射極電壓之差具有正的溫度系數特性，兩者相互補償可得到與溫度系數無關的輸出電壓。傳統電壓基準輸出電壓典型值為1.25V，隨著電子技術的發展，需要芯片工作在1V電源電壓以下，因此需要在電源電壓低于1V時得到不隨溫度變化的基準電壓。

為了解決以上存在的問題，人們一直在尋求一種理想的技術解決方案。

發明內容

本發明的目的是針對現有技術的不足，提供一種能夠在低電源電壓下產生不隨溫度變化的基準電壓的適用于低電源電壓工作的電壓基準電路。

為了實現上述目的，本發明所采用的技術方案是：一種適用于低電源電壓工作的電壓基準電路，包括NMOS管M1、M2、M6，PMOS管M3、M4、M5，電阻R1-R4，以及運算放大器OPA；所述NMOS管M6、所述NMOS管M1和所述NMOS管M2的源極分別接地，所述NMOS管M1和所述NMOS管M2的柵極分別連接各自的漏極，所述PMOS管M3、所述PMOS管M4和所述PMOS管M5的源極分別接電源電壓；所述NMOS管M1的漏極通過所述電阻R3連接至所述PMOS管M3的漏極，所述NMOS管M2的漏極連接至所述PMOS管M4的漏極，所述NMOS管M6的漏極分別連接所述PMOS管M3、所述PMOS管M4和所述PMOS管M5的襯底電壓，所述PMOS管M5的漏極通過所述電阻R4接地；所述運算放大器OPA的正相輸入端通過所述電阻R2接地，所述運算放大器OPA的反相輸入端接至所述PMOS管M3的漏極，所述運算放大器OPA的反相輸入端和地之間連接所述電阻R1，所述運算放大器OPA的正相輸入端還連接所述NMOS管M2的漏極，所述運算放大器OPA的輸出端分別連接所述PMOS管M5、所述PMOS管M3和所述PMOS管M4的柵極，所述PMOS管M3和所述PMOS管M4的柵極連接。

基于上述，所述NMOS管M1的寬長比為所述NMOS管M2的N倍，所述PMOS管M3、所述PMOS管M4和所述PMOS管M5的尺寸相同。

基于上述，所述運算放大器OPA為折疊共源共柵放大器。

本發明相對現有技術具有突出的實質性特點和顯著的進步，具體的說，本發明的電路結構顯著降低了電壓基準電路的工作電源電壓，為了降低電壓基準電路的最低工作電壓，同時采用了三種方法：第一，用MOS管代替PNP晶體管，降低了結電壓；第二，用電流相加代替電壓相加，降低了最低工作電壓；第三，使用襯底電流驅動的PMOS管降低了閾值電壓Vthp，采用這三種方法的電壓基準電路最低工作電壓小于1V。

附圖說明

圖1為本發明的電路結構圖。

圖2為PMOS管的等效電路圖。

圖3為PMOS管的襯底電壓和V_sb電壓變化關系圖。

圖4為本發明運算放大器OPA的電路原理圖。

具體實施方式

下面通過具體實施方式，對本發明的技術方案做進一步的詳細描述。