[發(fā)明專利]利用開(kāi)關(guān)電容減小失調(diào)電壓的帶隙基準(zhǔn)電路

在審

• 申請(qǐng)?zhí)枺?/td>: 201710778003.1
• 申請(qǐng)日: 2017-09-01
• 公開(kāi)（公告）號(hào): CN107368140A
• 公開(kāi)（公告）日: 2017-11-21
• 發(fā)明（設(shè)計(jì)）人: 董橋
• 申請(qǐng)（專利權(quán)）人: 無(wú)錫澤太微電子有限公司
• 主分類號(hào): G05F1/56
• 分類號(hào): G05F1/56
• 代理公司: 深圳市深聯(lián)知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙)44357
• 代理人: 徐炫

技術(shù)領(lǐng)域

本發(fā)明屬于集成電路領(lǐng)域，特別涉及一種利用開(kāi)關(guān)電容減小失調(diào)電壓的帶隙基準(zhǔn)電路。

背景技術(shù)

帶隙基準(zhǔn)電路在集成電路里提供基準(zhǔn)電壓，此基準(zhǔn)電壓隨電源電壓和溫度變化很小。這種基準(zhǔn)電壓是集成電路中極為重要的模塊，廣泛使用于模擬、數(shù)字和數(shù)模混合電路中，特別是在模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器等系統(tǒng)中。傳統(tǒng)帶隙基準(zhǔn)電路結(jié)構(gòu)通常有一個(gè)運(yùn)算放大器，此運(yùn)算放大器的輸入失調(diào)電壓會(huì)影響帶隙基準(zhǔn)的輸出電壓大小。由于失調(diào)電壓隨工藝和溫度變化，導(dǎo)致帶隙基準(zhǔn)輸出電壓精度變差。為了減小失調(diào)電壓的影響，有多種技術(shù)可以采用，有的技術(shù)增大運(yùn)算放大器的面積來(lái)減小運(yùn)算放大器的輸入失調(diào)電壓；有的采用斬波技術(shù)來(lái)減小失調(diào)電壓的影響。前一種技術(shù)會(huì)顯著增大帶隙基準(zhǔn)電路的面積，后一種技術(shù)通常需要一個(gè)較大的片外電容來(lái)濾波。

為了解決以上存在的問(wèn)題，人們一直在尋求一種理想的技術(shù)解決方案。

發(fā)明內(nèi)容

本發(fā)明的目的是針對(duì)現(xiàn)有技術(shù)的不足，提供一種利用開(kāi)關(guān)電容減小失調(diào)電壓的帶隙基準(zhǔn)電路。

為了實(shí)現(xiàn)上述目的，本發(fā)明所采用的技術(shù)方案是：一種利用開(kāi)關(guān)電容減小失調(diào)電壓的帶隙基準(zhǔn)電路，包括帶隙基準(zhǔn)電路，還包括開(kāi)關(guān)電容消除失調(diào)電路，所述開(kāi)關(guān)電容消除失調(diào)電路包括開(kāi)關(guān)電容電路和差分放大器A1，所述開(kāi)關(guān)電容電路包括開(kāi)關(guān)SW1-SW6和差分電容C；所述差分放大器A1的正相輸入端通過(guò)所述開(kāi)關(guān)SW1連接至所述帶隙基準(zhǔn)電路的Vin節(jié)點(diǎn)，所述差分放大器A1的反相輸入端通過(guò)所述開(kāi)關(guān)SW2連接至所述帶隙基準(zhǔn)電路的Vbe2節(jié)點(diǎn)；所述差分放大器A1的電源負(fù)端依次通過(guò)所述差分電容C和一 開(kāi)關(guān)SW7連接至所述帶隙基準(zhǔn)電路的放大器A2的正相輸入端，所述差分放大器A1的電源正端依次通過(guò)所述差分電容C和一開(kāi)關(guān)SW8連接至所述帶隙基準(zhǔn)電路的放大器A2的反相輸入端；所述開(kāi)關(guān)SW3的兩端分別連接所述差分放大器A1的正相輸入端和電源電壓，所述開(kāi)關(guān)SW4的兩端分別連接所述差分放大器A1的反相輸入端和電源電壓，所述開(kāi)關(guān)SW5的兩端分別連接所述差分電容C和所述開(kāi)關(guān)SW7的連接點(diǎn)以及電源電壓，所述開(kāi)關(guān)SW6的兩端分別連接所述差分電容C和所述開(kāi)關(guān)SW8的連接點(diǎn)以及電源電壓，所述放大器A2的正相輸入端和所述帶隙基準(zhǔn)電路的Vin節(jié)點(diǎn)之間連接一開(kāi)關(guān)SW9，所述放大器A2的反相輸入端和所述帶隙基準(zhǔn)電路的Vbe2節(jié)點(diǎn)之間連接一開(kāi)關(guān)SW10。

本發(fā)明相對(duì)現(xiàn)有技術(shù)具有突出的實(shí)質(zhì)性特點(diǎn)和顯著的進(jìn)步，具體的說(shuō)，本發(fā)明通過(guò)在傳統(tǒng)帶隙基準(zhǔn)電路的運(yùn)算放大器前端加入一個(gè)消除失調(diào)電壓的開(kāi)關(guān)電容電路，大幅降低了輸出基準(zhǔn)電壓的失調(diào)分量，提高了帶隙基準(zhǔn)輸出電壓的精度。本發(fā)明在工作周期可以提供一個(gè)高精度的基準(zhǔn)電壓，同時(shí)又無(wú)需過(guò)于增大芯片面積，也無(wú)需大的片外電容濾波。

附圖說(shuō)明

圖1為傳統(tǒng)帶隙基準(zhǔn)電路結(jié)構(gòu)。

圖2為本發(fā)明的電路結(jié)構(gòu)示意圖。

圖3為本發(fā)明帶隙基準(zhǔn)電路在不同的相位輸出的電壓波形。

具體實(shí)施方式

下面通過(guò)具體實(shí)施方式，對(duì)本發(fā)明的技術(shù)方案做進(jìn)一步的詳細(xì)描述。

圖1是傳統(tǒng)的帶隙基準(zhǔn)電路結(jié)構(gòu)圖，由CMOS工藝中得到的橫向PNP晶體管Q₁、Q₂，電阻R₁、R₂、R₃，運(yùn)算放大器A₂組成。其中PNP晶體管Q₁的發(fā)射極面積是PNP晶體管Q₂的N倍，V_os為運(yùn)算放大器等效輸入失調(diào)電壓。

在上述傳統(tǒng)的帶隙基準(zhǔn)電路中，由運(yùn)算放大器，電阻，晶體管構(gòu)成了一個(gè)負(fù)反饋環(huán)路。假設(shè)V_os＝0，負(fù)反饋環(huán)路保持運(yùn)算放大器的兩個(gè)輸入節(jié)點(diǎn) 電壓相等，電阻R₁＝R₂，使得流過(guò)PNP晶體管Q₁和Q₂的電流相等，即I₁＝I₂。

對(duì)于晶體管Q₁，V_be1＝V_T*ln(I₁/I_s1)，其中V_T＝kT/q，其中k為玻爾茲曼常數(shù)，大小為1.38e-23J/K(焦耳/開(kāi)爾文)；T為絕對(duì)溫度，單位為K(開(kāi)爾文)；q為電子電量，大小為1.6e-19C(庫(kù)侖)。