[發明專利]一種半導體刻蝕方法及其形成結構

在審

• 申請號: 201710774751.2
• 申請日: 2017-08-31
• 公開（公告）號: CN107658305A
• 公開（公告）日: 2018-02-02
• 發明（設計）人: 陶謙;胡禺石;呂震宇;肖莉紅;陳俊;姚蘭;戴曉望;董金文;周玉婷
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/11524
• 分類號: H01L27/11524;H01L27/11556;H01L27/1157;H01L27/11582
• 代理公司: 北京辰權知識產權代理有限公司11619
• 代理人: 劉廣達

技術領域

本發明涉及半導體領域，更具體來說，涉及一種針對三維存儲器層疊結構的刻蝕方法，以及相應的形成結構。

背景技術

由于傳統平面結構的NAND存儲器已經接近了存儲容量擴展的極限，因而，為了進一步提高存儲容量，近年來提出了采用三維數據存儲元件結構的3D NAND存儲器。

關于3D NAND存儲器當中的存儲層，具有多層氮化物和氧化物交疊形成的層疊結構(TIER)。并且，對于該層疊結構，要進而通過刻蝕工藝刻蝕出貫穿其中的各層，形成溝道通孔(channel hole，簡稱CH)以及柵極線(Gate-line Slite，簡稱GLS)。

然而，現有的刻蝕工藝所形成的溝道通孔，在層疊結構上層的開口特征尺寸(CD)最大，隨著溝道通孔在層疊結構當中逐層深入，其尺寸逐步縮小，最終形成較細的尖端。溝道通孔的形狀如圖1A-1D所示。

圖1A-1D所示，圖1A是對導電層和絕緣層總數為32層的層疊結構進行刻蝕貫穿；圖1B是對導電層和絕緣層總數為48層的層疊結構進行刻蝕貫穿，其最上層開口處的特征尺寸是圖1A的1.1倍；圖1C是對總數64層的層疊結構進行刻蝕貫穿，其最上層開口處的特征尺寸是圖1A的1.3倍；而圖1D是對總數128層的層疊結構進行刻蝕貫穿，其最上層開口處的特征尺寸達到圖1A的1.5倍。

這是由于該溝道通孔是對層疊結構的各層由上至下逐層刻蝕而成的。上層的開口部位首先被刻蝕完成，而對下面的各層進行刻蝕直至貫穿，也需要消耗一定的刻蝕時間，在這期間開口部位繼續受到刻蝕，因而特征尺寸不斷擴大。顯然，層疊結構的堆疊層數越多，整個刻蝕工藝結束所需要的時間越長，則所形成的開口的特征尺寸越大。

發明內容

溝道通孔的開口過大會導致溝道重疊，從而電性失效，所以溝道通孔的特征尺寸的把控是非常重要的。通過本發明，使得溝道通孔的B/T ratio(上層特征尺寸和最下層特征尺寸的比值)會變大，這樣對溝道底部的制成有很大幫助。

本發明提供一種半導體刻蝕方法，該方法包括如下步驟：

提供層疊結構；

對層疊結構進行第一次刻蝕工序，貫穿層疊結構中的一部分層，形成局部溝道通孔結構；

在局部溝道通孔結構的側壁以及該結構的底部形成襯里；

通過刻蝕去除所述襯里位于局部溝道通孔結構底部的部分；暴露出尚未被所述第一次刻蝕工序貫穿的層疊結構；

對未被第一次刻蝕工序貫穿的層疊結構各層，繼續進行第二次刻蝕工序，直至貫穿層疊結構的全部各層，形成完整的溝道通孔；

去除所述溝道通孔側壁殘留的襯里。

優選地，所述層疊結構的總層數為64層或者大于64層。

優選地，所述襯里材料相對于作為溝道通孔側壁的層疊結構材料具有刻蝕選擇性。

優選地，所述襯里為多晶硅。

優選地，對溝道通孔側壁襯里的去除采用THAM或者NH₄OH，所述THAM或者NH₄OH對于層疊結構材料具有高選擇性。

優選地，去除所述溝道通孔側壁襯里給溝道通孔所帶來的特征尺寸(CD)擴大小于1nm。

一種采用上述任意一種刻蝕方法所形成的結構，包括層疊結構以及溝道通孔，其中溝道通孔貫穿所述層疊結構的各層，且溝道通孔在上下各層的特征尺寸(CD)一致。

本發明進而提供了采用上述刻蝕方法形成的結構，包括層疊結構以及溝道通孔，其中溝道通孔貫穿所述層疊結構的各層，且溝道通孔在上下各層的特征尺寸(CD)一致。

可見，本發明的關鍵在于，通過形成襯里來保護刻蝕過程中通孔的側壁不擴大，從而通過防止通孔開口部位特征尺寸(CD)的擴大，來保障刻蝕在垂直方向延伸的深度，相對于傳統工藝可使得通道的最大特征尺寸降低30％，實現貫穿層疊結構的全部各層；本發明的方法可適用于64層以及64層以上的層疊結構，例如96層、128層或者160層的層疊結構的刻蝕工序，避免了兩次刻蝕增加的成本及兩層溝道對準的制成困難。

附圖說明

通過閱讀下文優選實施方式的詳細描述，各種其他的優點和益處對于本領域普通技術人員將變得清楚明了。附圖僅用于示出優選實施方式的目的，而并不認為是對本發明的限制。而且在整個附圖中，用相同的參考符號表示相同的部件。在附圖中：

附圖1A-1D示出了應用現有工藝在三維存儲器的層疊結構中刻蝕形成的溝道通孔形態；

附圖2A-2F示出了根據本發明實施方式的刻蝕方法各階段的示意圖；