[發明專利]一種自適應數據頻率的解碼電路

有效

• 申請號: 201710774420.9
• 申請日: 2017-08-31
• 公開（公告）號: CN107452309B
• 公開（公告）日: 2023-04-25
• 發明（設計）人: 李照華;陳克勇;符傳匯
• 申請（專利權）人: 深圳市明微電子股份有限公司
• 主分類號: G09G3/14
• 分類號: G09G3/14;G06F13/40;H04L1/00
• 代理公司: 深圳市順天達專利商標代理有限公司 44217
• 代理人: 李琴

本發明公開了一種自適應數據頻率的解碼電路，包括：數據周期確定單元，用于接收輸入數據，根據數據頭中的檢測碼通過計數方式確定一個數據周期內的計數值N，并將剩余的有效數據發往有效數據處理單元；有效數據處理單元，與所述數據周期確定單元連接，用于接收數據周期確定單元轉發的有效數據，并根據所述計數值N，通過計數方式產生對有效數據進行采樣的采樣時鐘。本發明可根據數據頭中的檢測碼通過計數方式確定一個數據周期內的計數值N，然后可根據所述計數值N，通過計數方式產生對有效數據進行采樣的采樣時鐘，因此利用該采樣時鐘對數據進行采樣，便可實現對任意頻率的數據進行解碼。

技術領域

本發明涉及數據解碼領域，尤其涉及一種自適應數據頻率的解碼電路。

背景技術

目前，4位八段數碼管驅動芯片普遍采用的數據頻率為1MHZ。4位八段數碼管是一種LED數字顯示器件，它接收來自單片機的歸零碼數據，經過內部的解碼模塊將數據解碼，并經由后級模擬驅動將數據顯示出來。這種歸零碼數據的解碼時序如下圖1所示，數據“0”，數據“1”在采樣時鐘Clk_samp的上升沿被確定，采樣時鐘Clk_samp是基準時鐘Clk_base的二分頻。歸零碼只占用單片機一根數據線，相比其他的數據傳輸協議，如I2C，SPI等節約了不少單片機端口，而且數據頻率能夠達到1MHZ，優勢非常明顯。然而，某些單片機由于自身的時鐘振蕩頻率較低，不能夠構造出1MHZ頻率的歸零碼數據，導致現有的數碼管驅動芯片不能夠解碼這些單片機發送的數據。如果需要正確解碼，必須要重新設計數碼管驅動芯片。此外，各種低速單片機能夠構造出的歸零碼數據的頻率不統一，如果針對每一種數據頻率設計一款數碼管驅動芯片，成本過大。

發明內容

本發明要解決的技術問題在于，針對現有技術的上述缺陷，提供一種自適應數據頻率的解碼電路。

本發明解決其技術問題所采用的技術方案是：構造一種自適應數據頻率的解碼電路，包括：

數據周期確定單元，用于接收輸入數據，根據數據頭中的檢測碼通過計數方式確定一個數據周期內的計數值N，并將剩余的有效數據發往有效數據處理單元；

有效數據處理單元，與所述數據周期確定單元連接，用于接收數據周期確定單元轉發的有效數據，并根據所述計數值N，通過計數方式產生對有效數據進行采樣的采樣時鐘。

較佳的，所述檢測碼的時間長度與數據周期相關，所述數據周期確定單元包括依次連接的第一計數控制模塊、第一計數器、存儲器，所述第一計數控制模塊用于接收輸入數據，并在檢測碼對應的時間長度內控制第一計數器進行計數，所述存儲器用于存儲第一計數器的所述計數。

較佳的，所述檢測碼為兩個數據周期，第一個數據周期為高電平，第二個數據周期為低電平；

所述第一計數控制模塊用于在所述檢測碼的上升沿的觸發下輸出有效信號使得所述第一計數器開始計數；以及在檢測碼的下降沿的觸發下輸出有效信號使得所述第一計數器停止計數，同時進行復位不再響應剩余數據的上升沿，將剩余數據作為有效數據發往所述有效數據處理單元。

較佳的，所述有效數據處理單元包括采樣時鐘電路和采樣電路，所述采樣時鐘電路包括第二計數控制模塊、第二計數器、比較器、復位模塊，所述第二計數控制模塊與所述第一計數控制模塊、所述第二計數器分別連接，所述比較器與所述第二計數器、存儲器、復位模塊分別連接，所述復位模塊與所述第二計數控制模塊、第二計數器分別連接；

其中，所述第二計數控制模塊用于接收所述有效數據，并在有效數據的上升沿的觸發下輸出有效信號使得所述第二計數器開始計數，所述比較器用于將所述計數值N相關的參考值與第二計數器的計數值M進行比較，當所述計數值M達到所述參考值時輸出所述采樣時鐘；所述復位模塊用于在接收到所述采樣時鐘時產生一個復位脈沖以觸發所述第二計數控制模塊及第二計數器復位。

較佳的，所述存儲器為寄存器。

較佳的，所述參考值為N/2取整。