[發明專利]一種3D NAND存儲器件的平坦化方法

有效

• 申請號: 201710773910.7
• 申請日: 2017-08-31
• 公開（公告）號: CN107564916B
• 公開（公告）日: 2019-03-12
• 發明（設計）人: 張幟;華文宇;夏志良;駱中偉;李思晢
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/11582
• 分類號: H01L27/11582;H01L27/11573;H01L27/11556;H01L27/11531
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 趙秀芹;王寶筠

本申請實施例提供了一種3D NAND存儲器件的平坦化方法。該平坦化方法在襯底表面上沉積的第一氧化硅膜的厚度等于3D NAND存儲器件的氮化硅和氧化硅交替的堆疊結構的高度。如此，周邊電路區和存儲堆疊區的高度一致，如此，兩者可以通過一道光刻曝光刻蝕工藝進行刻蝕，因此，相較于現有技術，本申請提供的平坦化方法節省了一道光刻曝光刻蝕工藝，降低了成本。此外，該方法能夠更容易地實現周邊電路區和存儲堆疊區的高度一致。另外，在本申請實施例提供的平坦化方法中，在周邊電路區刻蝕過程中，存在氮化硅停止層，因而不會造成氧化硅膜刻蝕尖角，因而也就不會在刻蝕后的周邊電路區出現一圈凹陷結構的現象。

技術領域

本申請涉及半導體器件制造技術領域，尤其涉及一種3D NAND存儲器件的平坦化方法。

背景技術

3D NAND FLASH作為一種新興的閃存類型，通過將存儲單元在垂直方向上的堆疊有效地解決了平面存儲器受制于工藝水平限制的問題。然而隨著堆疊層數的增加，作為金屬層內介質層和堆疊層的厚度也隨之增加，臺階形成后的晶片平坦化變的困難，嚴重制約后續工藝的進行。

現有的3D NAND存儲器件的平坦化方法流程如下：先在周邊電路柵極110形成后沉積氧化硅膜120，再把存儲區氧化硅膜120刻蝕到襯底100，再進行存儲層堆疊，形成堆疊結構130，接著臺階刻蝕，層間氧化硅膜140填充，形成如圖1所示的剖面結構，然后周邊電路光刻曝光刻蝕，沉積薄的氮化硅膜150，再進行存儲區光刻曝光刻蝕到堆疊氮化硅停止層，形成如圖2所示的剖面結構，最后化學機械研磨去除晶片尖角部位實現平坦化，形成如圖3所示的剖面結構。

現有的3D NAND存儲器件的平坦化方法存在如下缺陷：

第一：周邊電路區和存儲區分別進行光刻曝光刻蝕，因此，需要兩次光刻曝光和兩次刻蝕工藝，平坦化成本較高。

第二：周邊電路氧化硅膜厚度在同一張晶片不同位置，以及不同晶片間存在較大差異，使得周邊電路刻蝕量很難掌控。這導致了晶片在化學機械研磨時周邊電路區和存儲區存在不同程度的高度差。

第三：周邊電路刻蝕過程中由于沒有氮化硅停止層，容易造成氧化硅膜刻蝕尖角，該刻蝕尖角如圖2中的圓圈區域所示的結構，造成周邊電路區會有一圈凹陷結構的現象，凹陷結構如圖3中的圓圈區域所示的結構。

發明內容

有鑒于此，本申請實施例提供了一種3D NAND存儲器件的平坦化方法，以降低工藝成本，方便控制周邊電路和存儲區的高度以及消除周邊電路區的刻蝕尖角。

為了達到上述發明目的，本申請采用了如下技術方案：

一種3D NAND存儲器件的平坦化方法，包括：

提供襯底，所述襯底上形成有3D NAND存儲器件的周邊電路；

在襯底表面上沉積第一氧化硅膜和氮化硅膜，所述第一氧化硅膜的厚度等于3DNAND存儲器件的氮化硅和氧化硅交替的堆疊結構的垂直高度；

刻蝕去除位于襯底預設區域上的氮化硅膜和第一氧化硅膜，直至刻蝕到襯底；

在所述襯底預設區域上形成氮化硅和氧化硅交替的堆疊結構，并刻蝕所述堆疊結構以形成臺階結構區和存儲堆疊區；

在所述氮化硅膜、所述臺階結構區以及所述存儲堆疊區上方沉積第二氧化硅膜；所述第二氧化硅膜的厚度不小于所述臺階結構區的垂直高度；

在周邊電路區和所述存儲堆疊區同時進行光刻曝光刻蝕工藝，使周邊電路區刻蝕停止在所述氮化硅膜，存儲堆疊區刻蝕停止在堆疊結構最頂層的氮化硅層；所述周邊電路區為所述周邊電路上方的區域；

采用化學機械研磨工藝平坦化周邊電路區、臺階區以及存儲堆疊區。

可選地，在襯底表面上沉積第一氧化硅膜，具體包括：