[發(fā)明專利]一種三維存儲器臺階部位填充方法及三維存儲器

在審

• 申請?zhí)枺?/td>: 201710773109.2
• 申請日: 2017-08-31
• 公開（公告）號: CN107644877A
• 公開（公告）日: 2018-01-30
• 發(fā)明（設(shè)計）人: 陶謙;胡禺石;呂震宇;肖莉紅;戴曉望;陳俊
• 申請（專利權(quán)）人: 長江存儲科技有限責(zé)任公司
• 主分類號: H01L27/11551
• 分類號: H01L27/11551;H01L27/11578
• 代理公司: 北京辰權(quán)知識產(chǎn)權(quán)代理有限公司11619
• 代理人: 劉廣達(dá)

技術(shù)領(lǐng)域

本發(fā)明涉及閃存存儲器領(lǐng)域，更具體來說，涉及一種三維存儲器的臺階部 位填充方法，以及相應(yīng)的三維存儲器結(jié)構(gòu)。

背景技術(shù)

由于傳統(tǒng)平面結(jié)構(gòu)的NAND存儲器已經(jīng)接近了存儲容量擴(kuò)展的極限，因而， 為了進(jìn)一步提高存儲容量，近年來提出了采用三維數(shù)據(jù)存儲元件結(jié)構(gòu)的3D NAND 存儲器。

在3D NAND存儲器當(dāng)中，具有垂直堆疊的多層導(dǎo)電層和絕緣層構(gòu)成的數(shù)據(jù) 存儲元件，一般也將該垂直堆疊的多層數(shù)據(jù)存儲元件稱之為臺階。該臺階部位 之上要填充形成一絕緣層，并且該絕緣層需具有平坦化的頂面。現(xiàn)有技術(shù)中， 該絕緣層可由高密度等離子體(HDP)層、正硅酸四乙酯(TEOS)層以及附加的 掩蔽級(masking level)構(gòu)成。

在3D NAND存儲器的臺階部位之上填充形成絕緣層的現(xiàn)有工藝過程如圖1A 和圖1B所示。首先，如圖1A所示，在該臺階101之上依次填充形成HDP層102、 TEOS層103以及附加的掩蔽級104。進(jìn)而，執(zhí)行化學(xué)機(jī)械拋光(CMP)刮除工序， 去除多余的層結(jié)構(gòu)，實(shí)現(xiàn)頂面平坦化，執(zhí)行CMP刮除之后所得的結(jié)構(gòu)如圖1B所 示。

現(xiàn)有技術(shù)的不足之處在于：第一，上述填充絕緣層的工藝流程較為復(fù)雜， 且需要生成附加的掩蔽級，導(dǎo)致生產(chǎn)成本增加。第二，由于CMP刮除工序中基 準(zhǔn)線的精確性有限等原因，導(dǎo)致制成品不良率增大，如圖1B中圓圈的區(qū)域即為 缺陷區(qū)域。第三，在圖1B所示結(jié)構(gòu)的基礎(chǔ)上，再通過刻蝕工序?qū)崿F(xiàn)與臺階結(jié)構(gòu) 的接觸時，刻蝕很容易在所述HDP層發(fā)生中斷，造成與臺階結(jié)構(gòu)的接觸不良。

發(fā)明內(nèi)容

為了克服現(xiàn)有技術(shù)中的上述缺陷，本發(fā)明提供一種三維存儲器的臺階部位 填充方法，以及三維存儲器結(jié)構(gòu)。

本發(fā)明的技術(shù)方案如下：

一種三維存儲器的臺階部位填充方法，其特征在于，包括以下步驟：

在由多層數(shù)據(jù)存儲元件所形成的層疊結(jié)構(gòu)的頂部沉積一截止層；

使所述層疊結(jié)構(gòu)形成臺階部位，并且以第一氧化層填充所述臺階部位；

對所述第一氧化層進(jìn)行CMP處理，直至到達(dá)所述截止層時截止；

去除所述截止層；

在所述臺階部位和第一氧化層填充區(qū)域的頂面形成第二氧化層；以及

對第二氧化層上表面進(jìn)行平坦化處理。

優(yōu)選的，沉積的所述截止層的厚度范圍為200-5000A。

優(yōu)選的，通過濕法去除工藝去除所述截止層。

優(yōu)選的，在所述臺階部位和第一氧化層填充區(qū)域的頂面所形成的所述第二 氧化層的厚度范圍是500-50000A。

優(yōu)選的，通過CMP拋光工藝對所述第二氧化層進(jìn)行平坦化。

一種三維存儲器結(jié)構(gòu)，其特征在于，包括：

襯底；

由多層數(shù)據(jù)存儲元件層疊形成的臺階部位；

填充所述臺階部位的第一氧化層；以及

處于所述臺階部位和第一氧化層填充區(qū)域的頂面上的第二氧化層。

優(yōu)選的是，所述第二氧化層的頂面經(jīng)過平坦化。

本發(fā)明的優(yōu)點(diǎn)在于：三維存儲器臺階部位填充工藝流程得到了明顯的簡 化；由于省略了現(xiàn)有技術(shù)中所需的掩蔽級以及HDP層，因而成本有顯著降低； 而且，該工藝流程降低了由于CMP刮除工序帶來的不良品率，改善了臺階區(qū)域 接觸塊的刻蝕問題。

附圖說明

通過閱讀下文優(yōu)選實(shí)施方式的詳細(xì)描述，各種其他的優(yōu)點(diǎn)和益處對于本領(lǐng) 域普通技術(shù)人員將變得清楚明了。附圖僅用于示出優(yōu)選實(shí)施方式的目的，而并 不認(rèn)為是對本發(fā)明的限制。而且在整個附圖中，用相同的參考符號表示相同的 部件。在附圖中：

附圖1A-1B示出了在三維存儲器的臺階部位之上填充絕緣層的現(xiàn)有工藝；

附圖2根據(jù)本發(fā)明實(shí)施方式的三維存儲器臺階部位填充工藝流程圖；

附圖3A-3F為根據(jù)本發(fā)明實(shí)施方式的三維存儲器臺階部位填充工藝各階段 的結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面將參照附圖更詳細(xì)地描述本公開的示例性實(shí)施方式。雖然附圖中顯示 了本公開的示例性實(shí)施方式，然而應(yīng)當(dāng)理解，可以以各種形式實(shí)現(xiàn)本公開而不 應(yīng)被這里闡述的實(shí)施方式所限制。相反，提供這些實(shí)施方式是為了能夠更透徹 地理解本公開，并且能夠?qū)⒈竟_的范圍完整的傳達(dá)給本領(lǐng)域的技術(shù)人員。

根據(jù)本發(fā)明的實(shí)施方式，提出一種三維存儲器的臺階部位填充方法，以及 三維存儲器結(jié)構(gòu)。