[發明專利]一種降低編程干擾的控制方法及裝置

在審

• 申請號: 201710772577.8
• 申請日: 2017-08-31
• 公開（公告）號: CN107507646A
• 公開（公告）日: 2017-12-22
• 發明（設計）人: 劉紅濤;靳磊;霍宗亮
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: G11C16/34
• 分類號: G11C16/34;G11C7/24
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 王寶筠

技術領域

本發明涉及閃存存儲器領域，更具體地說，涉及一種降低編程干擾的控制方法及裝置。

背景技術

NAND閃存是一種比硬盤驅動器更好的存儲設備，隨著人們追求功耗低、質量輕和性能佳的非易失存儲產品，在電子產品中得到了廣泛的應用。目前，平面結構的NAND閃存已近實際擴展的極限，為了進一步的提高存儲容量，降低每比特的存儲成本，提出了3D結構的NAND存儲器。

在3D NAND存儲器結構中，需要通過控制電路對各存儲單元進行控制，如圖1所示，開關管陣列對應存儲單元陣列，在三維存儲器中，存儲單元A、存儲單元B、存儲單元C以及存儲單元D均位于相同的字線(圖1中，存儲單元與字線WL2相連)。在編程時序段，被選中的存儲單元對應的字線會被通高電壓，例如，需要選中存儲單元A，那么，會將WL2上加載高電壓，這時，為了讓不被選中存儲單元B、存儲單元C以及存儲單元D不被編程，需要將存儲單元B、C、D進行抑制。

目前，是通過控制SSL以及GSL上的信號，對未被選中的存儲單元，例如B、C、D，關斷其對應串的SSL和GSL，這樣這些串就會處于浮空狀態，在柵端加上高壓的時候，這些串對應的溝道會耦合出高壓，從而減少溝道和柵端之間的電壓差，最終實現對存儲單元B、C、D的編程抑制，nand編程分為三個階段，第一個階段是預充電階段，這個階段是在漏極和SSL上預沖一個電壓(一般是邏輯電路的正常工作電壓)，減少溝道的電子的數目，從而提高溝道在浮空階段的耦合電壓，增強編程抑制效果，當然，增加這個預沖電壓的電壓值，是可以增強預充電的效果的，不過這樣會增加了外圍控制電路的負載，導致能耗較高，編程干擾較大。

發明內容

有鑒于此，本發明提供了一種降低編程干擾的控制方法及裝置，降低了溝道能耗消耗，提高了溝道耦合電壓，降低了編程干擾。

為實現上述目的，本發明提供如下技術方案：

一種降低編程干擾的控制方法，應用于存儲器件，所述存儲器件包括源極、漏極、頂柵和底柵，該控制方法包括：

在預充電階段，在所述存儲器件的漏極或頂柵上加載第一預設電壓，在所述存儲器件的源極或底柵上加載第二預設電壓，以使所述存儲器件中的溝道通過所述第一預設電壓以及所述第二預設電壓進行預充電。

可選的，還包括：

在溝道打開階段，通過字線對所述存儲器件通入第三預設電壓；

在編程階段，對選中的存儲單元通第四預設電壓，對未選中的存儲單元通入所述第三預設電壓。

可選的，所述第二預設電壓與所述第一預設電壓相同。

可選的，在預充電階段，在所述存儲器件的漏極以及頂柵上加載第一預設電壓，在所述存儲器件的源極、底柵以及襯底上均加載第二預設電壓，以使所述存儲器件中的溝道通過所述第一預設電壓以及所述第二預設電壓進行預充電。

可選的，所述第二預設電壓與所述第一預設電壓的差值為第一差值，所述第一差值不等于零。

一種降低編程干擾的控制裝置，包括：

第一控制模塊，用于在預充電階段，在所述存儲器件的漏極或頂柵上加載第一預設電壓，在所述存儲器件的源極或底柵上加載第二預設電壓，以使所述存儲器件中的溝道通過所述第一預設電壓以及所述第二預設電壓進行預充電。

可選的，還包括：

第二控制模塊，用于在溝道打開階段，通過字線對所述存儲器件通入第三預設電壓；

第三控制模塊，用于在編程階段，對選中的存儲單元通第四預設電壓，對未選中的存儲單元通入所述第三預設電壓。

可選的，所述第二預設電壓與所述第一預設電壓相同。

可選的，所述第一控制模塊還用于：

在預充電階段，在所述存儲器件的漏極以及頂柵上加載第一預設電壓，在所述存儲器件的源極、底柵以及襯底上均加載第二預設電壓，以使所述存儲器件中的溝道通過所述第一預設電壓以及所述第二預設電壓進行預充電。

可選的，所述第二預設電壓與所述第一預設電壓的差值為第一差值，所述第一差值不等于零。

與現有技術相比，本發明所提供的技術方案具有以下優點：