[發明專利]一種射頻開關的堆疊電路及射頻開關

在審

• 申請號: 201710772292.4
• 申請日: 2017-08-31
• 公開（公告）號: CN107395174A
• 公開（公告）日: 2017-11-24
• 發明（設計）人: 余凱;李思臻;章國豪;張志浩
• 申請（專利權）人: 廣東工業大學
• 主分類號: H03K17/081
• 分類號: H03K17/081;H03K17/687
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 羅滿

1.一種射頻開關的堆疊電路，所述射頻開關包括偏置模塊、射頻輸入模塊和射頻輸出模塊，其特征在于，所述堆疊電路包括依次串聯的第一晶體管支路、第二晶體管支路直至第N晶體管支路，每條所述晶體管支路包括晶體管，N為不小于3的整數，其中：

所述第一晶體管支路中的晶體管的尺寸和第N晶體管支路中的晶體管的尺寸均大于其他所述晶體管支路中的晶體管的尺寸。

2.根據權利要求1所述的堆疊電路，其特征在于，每條所述晶體管支路還包括第一電阻，所述第一電阻的第一端與所述偏置模塊的第一輸出端連接，所述第一電阻的第二端與其所在晶體管支路中的晶體管的柵極連接。

3.根據權利要求2所述的堆疊電路，其特征在于，所述第一晶體管支路中的第一電阻的阻值和第N晶體管支路中的第一電阻的阻值均大于其他所述晶體管支路中的第一電阻的阻值。

4.根據權利要求2所述的堆疊電路，其特征在于，每條所述晶體管支路還包括第二電阻，所述第二電阻的第一端與其所在晶體管支路中的晶體管的襯底連接，所述第二電阻的第二端與所述偏置模塊的第二輸出端連接。

5.根據權利要求4所述的堆疊電路，其特征在于，所述第一晶體管支路中的第二電阻的阻值和第N晶體管支路中的第二電阻的阻值均大于其他所述晶體管支路中第二電阻的阻值。

6.根據權利要求4所述的堆疊電路，其特征在于，每條所述晶體管支路還包括前饋電容，所述前饋電容的第一端與其所在晶體管支路中的晶體管的柵極及所述第一電阻的第二端連接，所述前饋電容的第二端與其所在的所述晶體管之路中的晶體管的源/漏極連接。

7.根據權利要求6所述的堆疊電路，其特征在于，N個所述晶體管支路中的前饋電容的電容值由兩側向中間呈比例遞減。

8.根據權利要求4所述的堆疊電路，其特征在于，N個所述晶體管支路中的電阻的阻值由兩側向中間呈比例遞減。

9.根據權利要求1-8任一項所述的堆疊電路，其特征在于，N個所述晶體管支路中的晶體管的尺寸由兩側向中間呈比例遞減。

10.一種射頻開關，其特征在于，包括如權利要求1-9任一項所述的堆疊電路。