[發(fā)明專利]一種WebP圖像壓縮中Alpha通道調(diào)色板生成方法、系統(tǒng)及主機端

有效

• 申請?zhí)枺?/td>: 201710771556.4
• 申請日: 2017-08-31
• 公開（公告）號: CN107507125B
• 公開（公告）日: 2021-06-29
• 發(fā)明（設(shè)計）人: 段志剛;曹芳;李雪雷;張新;王麗
• 申請（專利權(quán)）人: 鄭州云海信息技術(shù)有限公司
• 主分類號: G06T1/20
• 分類號: G06T1/20;G06T11/00
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 羅滿

1.一種WebP圖像壓縮中Alpha通道調(diào)色板生成方法，其特征在于，應(yīng)用于主機端，包括：

獲取WebP圖像的Alpha通道的像素強度值；

對所述像素強度值進行處理，得到待生成圖像數(shù)據(jù)；

發(fā)送所述待生成圖像數(shù)據(jù)至FPGA設(shè)備端，并調(diào)用所述FPGA設(shè)備端的核函數(shù)，以便于所述FPGA設(shè)備端并行化處理所述待生成圖像數(shù)據(jù)，得到調(diào)色板生成結(jié)果；

獲取所述調(diào)色板生成結(jié)果；

其中，所述發(fā)送所述待生成圖像數(shù)據(jù)至FPGA設(shè)備端，調(diào)用所述FPGA設(shè)備端的核函數(shù)，以便于所述FPGA設(shè)備端并行化處理所述待生成圖像數(shù)據(jù)，得到調(diào)色板生成結(jié)果的過程，包括：

將所述待生成圖像數(shù)據(jù)傳輸?shù)骄彺嬷校渲校鼍彺鏋樗鲋鳈C端與所述FPGA設(shè)備端進行數(shù)據(jù)通信的緩存；

向所述FPGA設(shè)備端發(fā)送并行啟動信號，以控制所述FPGA設(shè)備端并行化處理從所述緩存中讀取的所述待生成圖像數(shù)據(jù)，得到所述調(diào)色板生成結(jié)果。

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述對所述像素強度值進行處理，得到待生成圖像數(shù)據(jù)的過程，包括：

將所述像素強度值存入數(shù)組中，并開辟相應(yīng)的內(nèi)存空間，得到調(diào)色板空間；

建立所述調(diào)色板空間與所述像素強度值的對應(yīng)關(guān)系并排序，得到所述待生成圖像數(shù)據(jù)。

3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述獲取所述調(diào)色板生成結(jié)果的過程，包括：

收到所述FPGA設(shè)備端的完成信號后，從所述緩存中獲取所述FPGA設(shè)備端寫入的所述調(diào)色板生成結(jié)果。

4.一種主機端，其特征在于，包括：

數(shù)據(jù)獲取模塊，用于獲取WebP圖像的Alpha通道的像素強度值；

數(shù)據(jù)處理模塊，用于對所述像素強度值進行處理，得到待生成圖像數(shù)據(jù)；

發(fā)送調(diào)用模塊，用于發(fā)送所述待生成圖像數(shù)據(jù)至FPGA設(shè)備端，并調(diào)用所述FPGA設(shè)備端的核函數(shù)，以便于所述FPGA設(shè)備端并行化處理所述待生成圖像數(shù)據(jù)，得到調(diào)色板生成結(jié)果；

結(jié)果獲取模塊，用于獲取所述調(diào)色板生成結(jié)果；

其中，所述發(fā)送調(diào)用模塊包括：

緩存單元，用于將所述待生成圖像數(shù)據(jù)傳輸?shù)骄彺嬷校渲校鼍彺鏋樗鲋鳈C端與所述FPGA設(shè)備端進行數(shù)據(jù)通信的緩存；

啟動單元，用于向所述FPGA設(shè)備端發(fā)送并行啟動信號，以控制所述FPGA設(shè)備端并行化處理從所述緩存中讀取的所述待生成圖像數(shù)據(jù)，得到所述調(diào)色板生成結(jié)果。

5.根據(jù)權(quán)利要求4所述的主機端，其特征在于，所述數(shù)據(jù)處理模塊包括：

調(diào)色板空間單元，用于將所述像素強度值存入數(shù)組中，并開辟相應(yīng)的內(nèi)存空間，得到調(diào)色板空間；

待生成圖像單元，用于建立所述調(diào)色板空間與所述像素強度值的對應(yīng)關(guān)系并排序，得到所述待生成圖像數(shù)據(jù)。

6.根據(jù)權(quán)利要求4所述的主機端，其特征在于，所述結(jié)果獲取模塊包括：

結(jié)果獲取單元，用于收到所述FPGA設(shè)備端的完成信號后，從所述緩存中獲取所述FPGA設(shè)備端寫入的所述調(diào)色板生成結(jié)果。

7.一種WebP圖像壓縮中Alpha通道調(diào)色板生成系統(tǒng)，其特征在于，包括如權(quán)利要求4至6中任一項所述的主機端，以及FPGA設(shè)備端，

其中，所述FPGA設(shè)備端用于并行化處理所述主機端發(fā)送的待生成圖像數(shù)據(jù)，得到調(diào)色板生成結(jié)果。