[發明專利]半導體裝置的制造方法與半導體裝置

有效

• 申請號: 201710768125.2
• 申請日: 2017-08-31
• 公開（公告）號: CN108122993B
• 公開（公告）日: 2022-10-18
• 發明（設計）人: 侯拓宏;潘正圣;劉邦軒
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/792
• 分類號: H01L29/792;H01L21/336
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 徐金國

一種半導體裝置的制造方法。包含場效晶體管裝置的半導體裝置包含基板與在基板上的二維材料所制成的通道結構。多個源極與漏極接觸部分地形成于二維材料上。第一介電層至少部分地形成在通道結構上且至少部分地形成在源極與漏極接觸上。第一介電層用以捕獲多個電荷載子。第二介電層形成于第一介電層上，且柵極電極形成于第二介電層上。

技術領域

本揭露實施例是有關于一種半導體集成電路，且特別是有關于一種具有二維(two-dimensional，2D)通道的碰撞離子化(impact ionization)晶體管。

背景技術

不論結構為何，采用先進技術節點(例如低于7納米)的半導體裝置，例如超薄主體(ultra-thin body)絕緣層上覆硅(SILICON ON INSULATOR，SOI)或鰭式場效晶體管(finfield-effect transistor，FinFET)結構，可能具有相當薄的通道厚度(例如在約0.5納米至5納米的范圍內)。對這些裝置而言，二維層狀材料被認為是用來替代硅的強力候選者。感興趣的二維材料具有期望的性質，例如，包含自組裝分子單層膜(例如厚度小于1納米)、高且對稱的電子與空穴遷移率(例如大于200平方厘米/每伏每秒(cm²/V-sec))與無殘缺分子鍵結的理想的表面特性。然而，二維場效晶體管的性能可能特別地受限于被非理想金屬和/或二維材料所引起的接觸阻抗(例如具有蕭特基位障)。對二維場效晶體管而言，減少接觸阻抗的方法(例如源極與漏極(source and drain，SD)接觸阻抗)可能在提供足夠的漏極電流(例如大于通道寬度的1微安培/微米(μA/μm))上起到重要作用。

二維半導體預期成為超薄主體晶體管的通道材料，且通常為數層厚，且以微弱層間凡得瓦爾力(van der Waals attraction)存在作為強鍵結層的堆疊。微弱層間吸引力允許層被機械地或化學地剝離成單獨的原子薄層。例示的二維材料包含石墨烯(graphene)、石墨炔(graphyne)、硼烯(borophene)、硅烯(silicene)、鍺酸鉛(germinate)、過渡金屬二硫族化物(transition metal dichalcogenide，TMDC)(例如二硫化鉬(molybdenumdisulfide，MoS₂)或二硒化鎢(tungsten selenide，WSe₂))、黑磷(black phosphorus)等。

需要可以同時實現在二維材料(例如TMDC)通道場效晶體管中的期望的次臨界斜率(sub-threshold slope)與導通電流的解決方案。

發明內容

本揭露提出一種半導體裝置的制造方法，包含：在基板上形成二維材料層以形成通道結構；在通道結構上形成多個源極與漏極接觸；在通道結構上以第一厚度形成電荷捕獲層，以捕獲多個電荷載子，電荷捕獲層包含接觸源極接觸的第一部分以及與第一部分分離且接觸漏極接觸的第二部分；在電荷捕獲層上形成柵極介電層；以及在柵極介電層上形成柵極電極層，其中在形成柵極介電層之前，移除電荷捕獲層的第二部分，以留下接觸源極接觸的第一部分。

本揭露提出一種半導體裝置，包含：基板、包含二維材料的通道結構、第一介電層、第二介電層、源極接觸以及接觸第一介電層的柵極電極。第二介電層形成于通道結構與第一介電層之間，第二介電層包含與第二介電層的其余部分不同的電荷捕獲部分且用以捕獲于通道結構的源側面附近產生的多個電荷載子，其中當半導體裝置為頂柵極裝置時，在全部的通道結構與源極與漏極接觸的多個第一表面的多個部分上形成第二介電層，其中第一表面位于基板的平面中，其中通道結構在第一平面與垂直于第一平面的第二平面的至少一者中延伸，且其中第一平面為基板的平面。源極接觸用以至少部分地接觸第二介電層。

本揭露提出一種半導體裝置的制造方法，包含：在基板上沉積柵極電極層；在柵極電極層上沉積介電層；在介電層上沉積且圖案化光阻層，以覆蓋介電層的至少一中間部分；以第一厚度在介電層未被光阻層覆蓋的一部分內形成電荷捕獲層；在移除被圖案化的光阻層之后，在電荷捕獲層與介電層的剩余部分上沉積二維材料層；以及在二維材料層上形成多個源極與漏極接觸。