[發明專利]屏蔽柵溝槽功率器件及其制造方法

在審

• 申請號: 201710768038.7
• 申請日: 2017-08-31
• 公開（公告）號: CN107507765A
• 公開（公告）日: 2017-12-22
• 發明（設計）人: 顏樹范
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L29/423
• 代理公司: 上海浦一知識產權代理有限公司31211
• 代理人: 郭四華

技術領域

本發明涉及一種半導體集成電路制造方法，特別是涉及一種屏蔽柵(Shield Gate Trench，SGT)溝槽功率器件；本發明還涉及一種屏蔽柵溝槽功率器件的制造方法。

背景技術

如圖1A至圖1N所示，是現有屏蔽柵溝槽功率器件的制造方法各步驟中的器件結構示意圖；這種方法是采用自下而上的方法形成具有屏蔽柵的第一深溝槽分離側柵結構，包括如下步驟：

步驟一、如圖1A所示，提供一半導體襯底如硅襯底101；在半導體襯底101的表面形成硬質掩模層102，硬質掩模層102能采用氧化層，或采用氧化層加氮化層。

如圖1B所示，之后采用光刻工藝對硬質掩模層102進行刻蝕定義出柵極形成區域，之后再以硬質掩模層102為掩模對半導體襯底101進行刻蝕形成第一深溝槽103。

步驟二、如圖1C所示，在第一深溝槽103的側面和底部表面形成氧化層104。

步驟三、如圖1D所示，在所述第一深溝槽103中填充源極多晶硅105，該源極多晶硅105即為源極多晶硅，源極多晶硅105一般和源極相連，用于形成屏蔽柵。

步驟四、如圖1E所示，對源極多晶硅105進行回刻，該回刻將第一深溝槽103外的源極多晶硅105都去除，第一深溝槽103內的源極多晶硅105頂部和半導體襯底101相平。

如圖1F所示，將第一深溝槽103頂部區域的氧化層104去除。

步驟五、如圖1G所示，進行熱氧化工藝同時形成柵氧化層106a和多晶硅間隔離介質層106b。

如圖1H所示，形成多晶硅柵107，多晶硅柵107即為第一深溝槽柵。

如圖1I所示，對多晶硅柵107進行回刻，回刻后的多晶硅柵107僅位于第一深溝槽103頂部的源極多晶硅105兩側；由此可知，同一第一深溝槽103的兩側面之間的多晶硅柵107呈分離結構，為了和完全填充于第一深溝槽頂部的多晶硅柵組成的第一深溝槽柵相區別，將這種形成于第一深溝槽側壁的具有分離式結構的第一深溝槽柵稱為第一深溝槽分離側柵。

步驟六、如圖1I所示，形成阱區108，源區109。

如圖1J所示，形成層間膜110，接觸孔，標記111a所對應的接觸孔對應于未填充金屬之前的結構。較佳為，在刻蝕形成接觸孔111a之后，還需要在源區109頂部所對應的接觸孔111a的底部形成阱區接觸區。

如圖1K所示，之后在接觸孔111a中填充金屬，填充金屬后的接觸孔用標記111標示。

如圖1L所示，形成正面金屬層112。

如圖1M所示，采用光刻刻蝕工藝對正面金屬層112進行圖形化分別形成源極和柵極，其中源極通過接觸孔和底部的源區109、阱區接觸區109以及源極多晶硅105接觸，柵極通過接觸孔和多晶硅柵107接觸。

如圖1N所示，之后形成在半導體襯底101的背面形成漏區和背面金屬層113，由背面金屬層113組成漏極。

現有方法中，多晶硅柵107的一個側面通過柵氧化層106a和阱區108隔離，阱區108的被多晶硅柵107側面覆蓋的表面用于形成溝道。由圖1N所示可知，上述現有方法形成的多晶硅柵107僅位于第一深溝槽頂部的側壁，這種具有側壁多晶硅結構的垂直器件能夠增加工作電流；同時源極多晶硅105填充于整個第一深溝槽中，源極多晶硅105能形成良好的屏蔽，具有較小的底部電容，從而能減少源漏或柵漏的輸入電容，提高頻率特性。