[發(fā)明專利]FPGA開發(fā)板的通信方法

有效

• 申請?zhí)枺?/td>: 201710765787.4
• 申請日: 2017-08-30
• 公開（公告）號: CN107526614B
• 公開（公告）日: 2020-07-03
• 發(fā)明（設(shè)計(jì)）人: 陳強(qiáng);吳志軍;王安然;張澤;高尚
• 申請（專利權(quán)）人: 蘇州思得普信息科技有限公司
• 主分類號: G06F8/654
• 分類號: G06F8/654;G06F13/10;G06F13/38
• 代理公司: 蘇州市中南偉業(yè)知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 32257
• 代理人: 李廣

1.一種FPGA開發(fā)板的通信方法，其特征在于，其中，所述FPGA開發(fā)板，包括：Micro USB接口、電源模塊、FPGA核心芯片、外設(shè)模塊和與所述FPGA核心芯片連接的下載調(diào)試模塊；

所述下載調(diào)試模塊包括：通信模塊、微控制器和外圍電路；所述微控制器分別連接所述通信模塊和外圍電路；所述通信模塊具有USB2.0接口；

所述FPGA核心芯片是Lattice MXO2或MXO3系列芯片；

所述微控制器采用STM32F0微控制器；

所述外設(shè)模塊包括36個(gè)可擴(kuò)展GPIO、4個(gè)輕觸按鍵、4個(gè)撥碼開關(guān)、2個(gè)三色燈、8個(gè)LED和2個(gè)7段數(shù)碼管；所述36個(gè)可擴(kuò)展GPIO、4個(gè)輕觸按鍵、4個(gè)撥碼開關(guān)、2個(gè)三色燈、8個(gè)LED和2個(gè)7段數(shù)碼管均與所述FPGA核心芯片連接；

本開發(fā)板采用Micro USB接口作為整個(gè)板卡的供電接口和USB通信接口；USB電源輸入給電源模塊，經(jīng)過低壓差線性穩(wěn)壓輸出+3.3V的電壓，給板卡的所有模塊供電；

芯片采取JTAG配置模式，微控制器與MXO2/MXO3FPGA芯片相連，利用JTAG接口對其進(jìn)行配置，而在微控制器的另一端，通過Micro USB接口與上位PC端進(jìn)行通訊，實(shí)現(xiàn)下載調(diào)試；

微控制器采用帶有USB控制器的STM32F0微控制器，通過USB2.0接口與電腦實(shí)現(xiàn)USB通信，接收FPGA配置文件，對配置文件進(jìn)行解碼，提取出有效的配置數(shù)據(jù)，同時(shí)模擬JTAG接口將配置數(shù)據(jù)以JTAG時(shí)序?qū)懭氲紽PGA外配的非易失性存儲塊Flash中；微控制器除了下載FPGA配置文件以外還可以升級自身程序也就是IAP功能，根據(jù)外圍電路的設(shè)置來決定微控制器的工作模式是下載配置文件模式還是IAP模式；

其中，所述通信方法包括：

把所述微控制器在通過USB數(shù)據(jù)線連接電腦，微控制器上電復(fù)位，USB初始化配置之后，在主機(jī)的中斷控制下，將自身枚舉成一個(gè)大容量存儲設(shè)備，以可移動磁盤的形式，顯示在電腦的資源管理器中；

微控制器與PC主機(jī)建立連接完成大容量存儲設(shè)備的枚舉過程后，即通過批量傳輸端點(diǎn)實(shí)現(xiàn)對可移動磁盤的文件系統(tǒng)管理；

PC主機(jī)根據(jù)枚舉過程中返回的配置描述符信息，計(jì)算邏輯塊大小和數(shù)據(jù)包長度，然后將FAT文件系統(tǒng)數(shù)據(jù)寫入相應(yīng)的邏輯地址，微控制器作為從機(jī)需要配合主機(jī)的SCSI命令完成可移動磁盤的格式化；

操作系統(tǒng)完成對可移動磁盤的文件系統(tǒng)管理后，會在文件管理器中顯示盤符和磁盤屬性，將JED格式的FPGA配置文件存入可移動磁盤后，主機(jī)通過批量傳輸端點(diǎn)將文件數(shù)據(jù)以邏輯塊大小為包，發(fā)送數(shù)據(jù)包到微控制器的USB控制器緩沖區(qū)，微控制器接收到數(shù)據(jù)后判斷發(fā)送的邏輯塊地址是否是數(shù)據(jù)地址，確定為數(shù)據(jù)地址后，將數(shù)據(jù)暫存在RAM中由FPGAFlash燒寫模塊通過JTAG時(shí)序燒寫到FPGA外部Flash中；

微控制器上電初始化時(shí)就需要配置用于JTAG通信的GPIO，對接收的文件數(shù)據(jù)進(jìn)行解碼，首先判斷是否是合法的FPGA配置文件，然后解碼出有效的配置數(shù)據(jù)；燒寫時(shí)先通過JTAG接口讀取FPGA的ID號，確定ID正確后，使能Flash程序配置功能，擦除需要燒寫的Flash頁，然后以16個(gè)字節(jié)為一行，對FPGA內(nèi)部的程序配置Flash開始燒寫；燒寫完成后讀取并校驗(yàn)數(shù)據(jù)，校驗(yàn)正確后，關(guān)閉Flash程序配置功能，完成燒寫。