[發(fā)明專利]一種RapidIO網(wǎng)絡管理與監(jiān)控系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201710762998.2
• 申請日: 2017-08-30
• 公開（公告）號: CN107483353B
• 公開（公告）日: 2019-08-16
• 發(fā)明（設計）人: 秦剛剛;朵慧智
• 申請（專利權）人: 天津津航計算技術研究所
• 主分類號: H04L12/801
• 分類號: H04L12/801;H04L12/24;H04L12/26
• 代理公司: 中國兵器工業(yè)集團公司專利中心 11011
• 代理人: 王雪芬

本發(fā)明涉及一種RapidIO網(wǎng)絡管理與監(jiān)控系統(tǒng)，屬于網(wǎng)絡通訊技術領域。本發(fā)明通過RapidIO交換機，CPU和FPGA實現(xiàn)，能夠保證RapidIO交換網(wǎng)絡中數(shù)據(jù)通訊的可靠性，降低網(wǎng)絡擁塞風險，減少故障解決時間，同時實現(xiàn)對重要數(shù)據(jù)的監(jiān)控。

技術領域

本發(fā)明涉及網(wǎng)絡通訊技術領域，具體涉及一種RapidIO網(wǎng)絡管理與監(jiān)控系統(tǒng)。

背景技術

RapidIO是由Motorola等公司倡導的一種新型高性能、低引腳數(shù)、基于報文的互聯(lián)體系結構，是為滿足高性能嵌入式系統(tǒng)需求而設計的一種開放式互連技術標準，能廣泛滿足嵌入式系統(tǒng)應用的需求，包括網(wǎng)絡設備、存儲子系統(tǒng)和通用計算平臺內的微處理器、存儲器等設備間的互聯(lián)。RapidIO主要著眼于緊耦合系統(tǒng)內部互聯(lián)，支持芯片到芯片、板到板間的通訊，傳輸性能從1Gbps到60Gbps。目前，在VPX架構的高性能嵌入式系統(tǒng)中，基于交換機的RapidIO系統(tǒng)得到了廣泛應用。

發(fā)明內容

(一)要解決的技術問題

本發(fā)明要解決的技術問題是：如何設計一種RapidIO網(wǎng)絡管理和監(jiān)控系統(tǒng)，以保證RapidIO交換網(wǎng)絡中數(shù)據(jù)通訊的可靠性。

(二)技術方案

為了解決上述技術問題，本發(fā)明提供了一種RapidIO網(wǎng)絡管理與監(jiān)控系統(tǒng)，包括：RapidIO交換機，CPU和FPGA；

所述CPU用于實現(xiàn)端口管理，路由管理和幀監(jiān)控三種功能：

端口管理功能包括端口信息查詢，端口控制，端口信息分發(fā)三個方面，其中端口信息查詢功能通過IIC總線讀取RapidIO交換機的端口信息寄存器實現(xiàn)，端口控制功能通過IIC總線讀取RapidIO交換機端口控制寄存器實現(xiàn)；將讀取到的端口信息通過EMIF總線寫入FPGA的端口信息緩沖區(qū)中，通過FPGA以數(shù)據(jù)幀的形式發(fā)送給網(wǎng)絡中的其他RapidIO設備，實現(xiàn)端口信息分發(fā)；

路由管理功能包括靜態(tài)路由配置和動態(tài)路由調整功能，根據(jù)嵌入式任務需求實現(xiàn)RapidIO交換機的靜態(tài)路由配置，或根據(jù)網(wǎng)絡情況及預設網(wǎng)絡管理策略動態(tài)調整路由配置。將路由配置結果通過IIC總線寫入RapidIO交換機的路由表中；

幀監(jiān)控功能是將需要監(jiān)控的數(shù)據(jù)幀特征通過IIC總線寫入RapidIO交換機的追蹤寄存器中，通過EMIF總線讀取FPGA的監(jiān)控消息緩沖區(qū)中的監(jiān)控幀，從而實現(xiàn)幀監(jiān)控功能；

所述FPGA用于實現(xiàn)RapidIO維護幀的收發(fā)，數(shù)據(jù)幀的收發(fā)以及監(jiān)控幀的接收，包括RapidIO通用終端和RapidIO監(jiān)控終端，其中RapidIO通用終端用于將控制信息緩沖區(qū)中的信息通過維護幀寫入RapidIO交換機，將端口信息緩沖區(qū)中的端口信息通過數(shù)據(jù)幀分發(fā)到所述其他RapidIO設備，RapidIO監(jiān)控終端不對數(shù)據(jù)幀進行響應，將接收到數(shù)據(jù)幀都記錄到監(jiān)控消息緩沖區(qū)中，供CPU讀取。

優(yōu)選地，所述RapidIO交換機的IIC端口為配置端口，連接到CPU，RapidIO交換機的第0端口port0為作為管理端口，連接到FPGA，RapidIO交換機的第一端口port1至第n端口portn為通訊端口，與網(wǎng)絡中的其他RapidIO設備相連接。

(三)有益效果

本發(fā)明通過RapidIO交換機，CPU和FPGA實現(xiàn)，能夠保證RapidIO交換網(wǎng)絡中數(shù)據(jù)通訊的可靠性，降低網(wǎng)絡擁塞風險，減少故障解決時間，同時實現(xiàn)對重要數(shù)據(jù)的監(jiān)控。

附圖說明

圖1是本發(fā)明的系統(tǒng)原理框圖；

圖2是FPGA的內部結構框圖。

具體實施方式

為使本發(fā)明的目的、內容、和優(yōu)點更加清楚，下面結合附圖和實施例，對本發(fā)明的具體實施方式作進一步詳細描述。