[發明專利]一種陣列基板及其制作方法、顯示裝置

在審

• 申請號: 201710762641.4
• 申請日: 2017-08-29
• 公開（公告）號: CN107450239A
• 公開（公告）日: 2017-12-08
• 發明（設計）人: 袁帥;劉曉那;陳玉瓊;王孟杰;李寧;吳臣臣;鄭子易
• 申請（專利權）人: 京東方科技集團股份有限公司;北京京東方顯示技術有限公司
• 主分類號: G02F1/1343
• 分類號: G02F1/1343;G02F1/1362
• 代理公司: 北京中博世達專利商標代理有限公司11274
• 代理人: 申健

技術領域

本發明涉及顯示技術領域，尤其涉及一種陣列基板及其制作方法、顯示裝置。

背景技術

TFT-LCD(Thin Film Transistor Liquid Crystal Display，薄膜晶體管-液晶顯示器)作為一種平板顯示裝置，因其具有體積小、功耗低、無輻射以及制作成本相對較低等特點，而越來越多地被應用于高性能顯示領域當中。

以現有的HADS(Higher Aperture Advanced Super Dimension Switch，高開口率高級超維場開關)型液晶顯示裝置為例，該顯示裝置中像素電極和公共電極均設置于陣列基板中，其中，像素電極相對于公共電極靠近襯底基板，且像素電極為面狀電極，公共電極為包括多個條狀子電極的狹縫電極；具體的，如圖1所示，在每一亞像素P內，狹縫電極10中的條狀子電極11在邊緣位置存在拐角A(參見圖1中局部放大圖部分)，在正常的顯示時，在拐角A位置處會形成不均勻的電場，從而使得亞像素顯示區的邊緣對應拐角位置處具有暗態區，進而導致亞像素顯示區整體透過率和顯示品質均受一定程度的負面影響。

發明內容

本發明的實施例提供一種陣列基板及其制作方法、顯示裝置，能夠避免在亞像素內因公共電極的邊緣存在拐角而導致的電場分布不均的弊端。

為達到上述目的，本發明的實施例采用如下技術方案：

本發明實施例一方面提供一種陣列基板，包括由橫縱交錯排布的柵線和數據線界定的、位于顯示區域的多個亞像素，所述陣列基板還包括設置于襯底基板上的公共電極和像素電極；所述公共電極包括：多個第一條狀子電極，其中，每個第一條狀子電極均貫穿所述顯示區域；將所有所述第一條狀子電極電連接的所述公共電極線。

進一步優選的，所述第一條狀子電極與所述數據線平行設置。

進一步優選的，所述第一條狀子電極在所述襯底基板上的正投影覆蓋所述數據線在所述襯底基板上的正投影。

進一步優選的，所述像素電極為面狀電極，所述公共電極位于所述像素電極背離所述襯底基板的一側；或者，所述像素電極為狹縫電極，在所述亞像素內，所述第一條狀子電極與所述像素電極的狹縫位置對應。

進一步優選的，所述公共電極線與所述第一條狀子電極位于相鄰層、且直接接觸。

進一步優選的，所述公共電極線位于所述第一條狀子電極背離所述襯底基板的一側。

進一步優選的，所述公共電極線與所述柵線平行設置。

進一步優選的，所述公共電極線為多個；所有所述第一條狀子電極中對應一行亞像素的部分與一條所述公共電極線連接。

進一步優選的，每一所述亞像素中均包括一薄膜晶體管，所述第一條狀子電極在正對所述薄膜晶體管的位置斷開。

本發明實施例另一方面還提供一種顯示裝置，包括前述的陣列基板。

本發明實施例再一方面還提供一種陣列基板的制作方法，所述陣列基板包括由橫縱交錯排布的柵線和數據線界定的、位于顯示區域的多個亞像素，所述制作方法包括：在襯底基板上形成位于每一所述亞像素中的像素電極；在形成所述像素電極的襯底基板上形成公共電極中的多個平行設置的第一條狀子電極，其中，每個第一條狀子電極均貫穿所述顯示區域；在形成有所述第一條狀子電極的襯底基板上直接形成將所有所述第一條狀子電極電連接的公共電極線。

本發明實施例提供一種陣列基板及其制作方法、顯示裝置，該陣列基板包括由橫縱交錯排布的柵線和數據線界定的、位于顯示區域的多個亞像素，該陣列基板還包括設置于襯底基板上的公共電極和像素電極；其中，公共電極包括：多個平行設置的第一條狀子電極，每個第一條狀子電極貫穿顯示區域；將所有第一條狀子電極電連接的公共電極線。

由于公共電極中的多個貫穿顯示區域的第一條狀子電極，也即該公共電極中的多個第一條狀子電極在整個顯示區域均為獨立的設置結構而不存在拐角，這樣一來，在該陣列基板用于進行顯示時，在亞像素的邊緣位置能夠形成均勻分布的電場，也即能夠避免現有技術中因公共電極的邊緣存在拐角而導致的電場分布不均的弊端。

附圖說明

為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。

圖1為現有技術中提供的一種陣列基板的結構示意圖；

圖2為本發明實施例提供的一種陣列基板的結構示意圖；