[發明專利]一種兩級多層帶狀線結構四功分器

在審

• 申請號: 201710760778.6
• 申請日: 2017-08-30
• 公開（公告）號: CN107645027A
• 公開（公告）日: 2018-01-30
• 發明（設計）人: 張亞君;孫超;戴永勝
• 申請（專利權）人: 南京理工大學
• 主分類號: H01P5/12
• 分類號: H01P5/12;H01P5/16
• 代理公司: 南京理工大學專利中心32203
• 代理人: 王瑋

技術領域

本發明屬于微波射頻領域，特別涉及一種對小型化、性能及成本要求較高的四功率分配器。

背景技術

隨著現代電子和通信技術的飛速發展，信息交流越來越頻繁，各種各樣的電子電汽設備已經大大影響到各個領域，包括企業和家庭。無論哪個頻段工作的電子設備，都需要各種功能的器件。為將微波信號進行必要的處理或變換，微波系統無一例外，由各類無源器件和有源器件組成。在現代無源器件中，微帶功分器從質量和重量上都有很大的優勢，本發明是一種由帶狀線組成的一種對稱結構的四功分器。

帶狀線結構四功分器因其結構簡單，應用廣泛，但如專利CN202308255U，存在體積較大、成本較高等問題。低溫共燒陶瓷基板在芯片封裝中的應用日漸廣泛，其封裝結構緊湊、體積小、重量輕、性能好、可靠性高的特點凸顯，技術研發和市場需求緊密結合，已成為微電子產業兵家必爭之地。低溫共燒陶瓷技術是器件封裝及模塊化的首選，同時也是發展毫米波及微波IC與光電子器件的當務之急，使低成本國產化具有很大的發展機遇。

發明內容

本發明旨在實現一種兩級多層帶狀線結構四功分器，信號的能量平均分配到四個輸出端口，采取一分二再分四的方式，此方式可以保證第一級帶狀線和第二級帶狀線寬度一致，利用低溫共燒陶瓷技術可以實現電路設計。

本發明采用以下技術方案：一種兩級多層帶狀線結構四功分器，包括輸出端口1P1、輸出端口2P3、輸出端口3P5、輸出端口4P7、接地端口P2、接地端口P4、接地端口P8、輸入端口P8，隔離電阻1R1、隔離電阻2R2、隔離電阻3R3、隔離電阻4R4、連接線C1、第一級第一帶狀線L1、第一級第二帶狀線L2、第二級第一帶狀線L11、第二級第二帶狀線L12、第二級第三帶狀線L21、第二級第四帶狀線L22、隔離電阻R1、隔離電阻R2、隔離電阻R3、預留端口G1、預留端口G2、預留端口G3、預留端口G4、預留端口G5、預留端口G6、連接柱H1、連接柱H2、接地板GND。

本發明的輸入端口P8通過連接線C1與第一級帶狀線連接；第一級第一帶狀線L1的一端、第一級第二帶狀線L2的一端分別與連接線C1的兩側相連，關于XOZ平面對稱；第二級第一帶狀線L11的一端、第二級第二帶狀線L12的一端分別與第一級第一帶狀線L1另一端的兩側相連，關于YOZ平面對稱，第二級第一帶狀線L11的另一端與輸出端口1P1連接，第二級第二帶狀線L12的另一端與輸出端口2P3連接；第二級第三帶狀線L21的一端、第二級第四帶狀線L22的一端分別與第一級第二帶狀線L2另一端的兩側相連，關于YOZ平面對稱，第二級第三帶狀線L21的另一端與輸出端口3P5連接，第二級第四帶狀線L22的另一端與輸出端口4P7連接；第一級第一帶狀線L2、第二級第一帶狀線L11、第二級第二帶狀線L12組成的電路分支與第一級第二帶狀線L2、第二級第三帶狀線L21、第二級第四帶狀線L22組成的電路分支關于XOZ平面對稱；

本發明包含有四個隔離電阻，隔離電阻R1通過預留端口G1、預留端口G2、連接柱H1、連接柱H2分別與第一級第一帶狀線L1、第一級第二帶狀線L2相連接；隔離電阻R2通過預留端口G3、預留端口G4分別與第二級第一帶狀線L11、第二級第二帶狀線L12相連接；隔離電阻R3通過預留端口G5、預留端口G6分別與第二級第三帶狀線L21、第二級第四帶狀線L22相連接；

本發明的輸出端口1P1、輸出端口2P3、輸出端口3P5、輸出端口4P7、輸入端口P8表面都貼裝有50歐姆的阻抗；

本發明組成電路的輸出端口1P1、輸出端口2P3、輸出端口3P5、輸出端口4P7、接地端口P2、接地端口P4、接地端口P8、輸入端口P8，隔離電阻1R1、隔離電阻2R2、隔離電阻3R3、隔離電阻4R4、連接線C1、第一級第一帶狀線L1、第一級第二帶狀線L2、第二級第一帶狀線L11、第二級第二帶狀線L12、第二級第三帶狀線L21、第二級第四帶狀線L22、隔離電阻R1、隔離電阻R2、隔離電阻R3、預留端口G1、預留端口G2、預留端口G3、預留端口G4、預留端口G5、預留端口G6、連接柱H1、連接柱H2、接地板GND的連接實現是通過多層低溫共燒陶瓷工藝來實現的。

本發明具有結構緊湊、體積小、重量輕、成本低、耐高溫高濕、性能好、可靠性高、兼容性高等優點。

附圖說明

圖1（a）是此項發明一種兩級多層帶狀線結構四功分器的內部結構示意圖，圖1（b）是此項發明一種兩級多層帶狀線結構四功分器的封裝表面。