[發明專利]一種像素電路、像素結構和顯示面板

有效

• 申請號: 201710759621.1
• 申請日: 2017-08-29
• 公開（公告）號: CN107479281B
• 公開（公告）日: 2020-05-22
• 發明（設計）人: 劉德強;王菲菲;朱寧;董霆;孫志華;高玉杰
• 申請（專利權）人: 京東方科技集團股份有限公司;北京京東方顯示技術有限公司
• 主分類號: G02F1/1362
• 分類號: G02F1/1362;G02F1/1368;G02F1/1335;G02F1/133
• 代理公司: 北京安信方達知識產權代理有限公司 11262
• 代理人: 張京波;曲鵬

1.一種像素電路，其特征在于，包括第一薄膜晶體管、柵線和像素電極，還包括感光單元，所述感光單元的第一端和第二端分別與所述柵線和所述像素電極連接，所述感光單元用于在接收到光信號時，將所述柵線的信號傳輸至所述像素電極。

2.根據權利要求1所述的像素電路，其特征在于，所述感光單元包括感光器件和第二薄膜晶體管，所述感光器件的第一極與所述柵線連接，所述感光器件的第二極與所述第二薄膜晶體管的控制極連接，所述第二薄膜晶體管的第一極連接至所述第二薄膜晶體管的控制極，所述第二薄膜晶體管的第二極與所述像素電極連接。

3.根據權利要求2所述的像素電路，其特征在于，所述感光器件的感光結構和所述第二薄膜晶體管的有源層均與所述第一薄膜晶體管的有源層同層設置，通過一次構圖工藝形成。

4.根據權利要求3所述的像素電路，其特征在于，所述感光器件的第一極、所述感光器件的第二極和所述第二薄膜晶體管的第一極均與所述第一薄膜晶體管的源漏極同層設置，通過一次構圖工藝形成。

5.根據權利要求4所述的像素電路，其特征在于，所述第二薄膜晶體管的第二極與所述第一薄膜晶體管的源漏極同層設置，通過一次構圖工藝形成；或者，所述第二薄膜晶體管的第二極與所述像素電極同層設置，通過一次構圖工藝形成。

6.根據權利要求1所述的像素電路，其特征在于，所述感光單元包括光敏二極管，所述光敏二極管的正極與所述柵線連接，所述光敏二極管的負極與所述像素電極連接。

7.根據權利要求6所述的像素電路，其特征在于，所述光敏二極管的感光結構與所述第一薄膜晶體管的有源層同層設置，通過一次構圖工藝形成。

8.根據權利要求7所述的像素電路，其特征在于，所述正極和負極均與所述第一薄膜晶體管的源漏極同層設置，通過一次構圖工藝形成；或者，

所述正極與所述第一薄膜晶體管的源漏極同層設置，通過一次構圖工藝形成，所述負極與所述像素電極同層設置，通過一次構圖工藝形成。

9.一種像素結構，包括多個亞像素單元，其特征在于，至少一個亞像素單元包括如權利要求1-8中任一項所述的像素電路，至少一個亞像素單元包括輔助感光單元，所述輔助感光單元的第一端和第二端分別與所在亞像素單元的像素電極和公共電極線連接，所述輔助感光單元用于在接收到光信號時，將所述像素電極的信號傳輸至所述公共電極線。

10.根據權利要求9所述的像素結構，其特征在于，所述輔助感光單元包括輔助感光器件和第三薄膜晶體管，所述輔助感光器件的第一極與所在亞像素單元的像素電極連接，所述輔助感光器件的第二極與所述第三薄膜晶體管的控制極連接，所述第三薄膜晶體管的第一極連接至所述第三薄膜晶體管的控制極，所述第三薄膜晶體管的第二極與所述公共電極線連接。

11.根據權利要求9所述的像素結構，其特征在于，所述輔助感光單元包括輔助光敏二極管，所述輔助光敏二極管的正極與所在亞像素單元的像素電極連接，所述輔助光敏二極管的負極與所述公共電極線連接。

12.一種顯示面板，其特征在于，包括如權利要求1-8中任一項所述的像素電路或包括如權利要求9-11中任一項所述的像素結構；

所述顯示面板上設置有用于使所述感光單元接收光信號的透光區域。

13.根據權利要求12所述的顯示面板，其特征在于，還包括黑矩陣，所述透光區域設置在所述黑矩陣中。

14.根據權利要求12或13所述的顯示面板，其特征在于，所述顯示面板上還設置有用于防止所述透光區域漏光的遮光結構。

15.根據權利要求14所述的顯示面板，其特征在于，所述遮光結構與所述柵線同層設置，通過一次構圖工藝形成。