[發明專利]隔離結構及其形成方法

有效

• 申請號: 201710755689.2
• 申請日: 2017-08-29
• 公開（公告）號: CN109427686B
• 公開（公告）日: 2021-04-13
• 發明（設計）人: 馮立偉
• 申請（專利權）人: 聯華電子股份有限公司;福建省晉華集成電路有限公司
• 主分類號: H01L21/8242
• 分類號: H01L21/8242;H01L27/108
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

1.一種在半導體元件中形成隔離結構的方法，包含：

提供一基底；

在該基底上形成一第一掩模層，其中該第一掩模層包含多個彼此間隔并往第一方向延伸的芯軸以及圍繞著該些芯軸的至少一周邊部分；

在該第一掩模層的側壁上形成間隔壁，其中該些間隔壁包含多個回圈形狀的內間隔壁圖案以及圍繞著該些內間隔壁圖案的一外間隔壁圖案；

在該些間隔壁之間的該基底上填入第二掩模層；

移除該些間隔壁以在該第一掩模層與該第二掩模層之間形成開口圖案；

以該第一掩模層與該第二掩模層為蝕刻掩模來蝕刻該基底以在該基底中形成溝槽；以及

在該些溝槽中填入絕緣材料以在該基底中形成隔離結構，

其中該基底包含多條往第二方向延伸的位線以及介于該些位線之間的犧牲性氧化層，且該隔離結構介于該些位線之間。

2.如權利要求1所述的在半導體元件中形成隔離結構的方法，其中在該些間隔壁之間的該基底上填入第二掩模層的步驟還包含：

在該基底以及該第一掩模層上覆蓋該第二掩模層；以及

對該第二掩模層進行一回蝕刻工藝直到該第一掩模層裸露出來。

3.如權利要求1所述的在半導體元件中形成隔離結構的方法，其中該外間隔壁圖案與每一該內間隔壁圖案的兩端合并。

4.如權利要求1所述的在半導體元件中形成隔離結構的方法，還包含：

移除該第一掩模層以及該第二掩模層以裸露出該基底中的該多條位線以及該犧牲性氧化層；以及

進行一蝕刻工藝移除該犧牲性氧化層，以形成介于該些隔離結構以及該些位線之間的多個接觸孔。

5.如權利要求4所述的在半導體元件中形成隔離結構的方法，還包含在該些接觸孔中填入導電性材料以形成接觸插塞。

6.如權利要求1所述的在半導體元件中形成隔離結構的方法，其中每個該芯軸被個別的該周邊部分所圍繞。

7.一種半導體元件中的隔離結構，包含：

基底；

多個第一隔離圖案，該些第一隔離圖案在該基底上呈現回圈形狀往第一方向延伸且彼此間隔；以及

至少一第二隔離圖案，該第二隔離圖案在該基底上呈現回圈形狀且圍繞著該些第一隔離圖案，

其中該些第一隔離圖案介于多條往第二方向延伸的位線之間，且多個接觸插塞介于該第一隔離圖案以及該些位線之間。

8.如權利要求7所述的半導體元件中的隔離結構，其中該些第一隔離圖案以及該第二隔離圖案的材料包含氮化硅或碳氮化硅。

9.如權利要求7所述的半導體元件中的隔離結構，其中該第二隔離圖案與每一該第一隔離圖案的兩端合并。

10.如權利要求7所述的半導體元件中的隔離結構，其中每個該第一隔離圖案被個別的該第二隔離圖案所圍繞。