[發明專利]一種基于神經網絡的鎖相環電路

有效

• 申請號: 201710755607.4
• 申請日: 2017-08-29
• 公開（公告）號: CN107612546B
• 公開（公告）日: 2020-10-23
• 發明（設計）人: 劉洋;郭睿;安坤;錢堃;胡紹剛;俞德軍
• 申請（專利權）人: 電子科技大學
• 主分類號: H03L7/099
• 分類號: H03L7/099
• 代理公司: 電子科技大學專利中心 51203
• 代理人: 閆樹平

本發明屬于集成電路領域，具體為一種基于神經網絡的鎖相環電路。本發明包括傳統鎖相環電路和神經網絡模塊，其作用是在控制器的程序控制下，以滿足要求的精度擬合多項式，改善鎖相環電路性能。本發明將神經網絡分別與電荷泵、壓控振蕩器和分頻器電路相結合，通過對神經網絡的訓練，使得該網絡能夠完成相應的功能。在電荷泵電路中，產生精確的電流，顯著減少電荷泵的失配；在壓控振蕩器電路中，產生合理的調諧曲線的組合，明顯改善調諧曲線線性度；在分頻器電路中，產生隨機性更強的隨機序列，有效降低小數分頻的小數雜散。

技術領域

本發明屬于集成電路領域，具體涉及一種基于神經網絡的鎖相環電路。

背景技術

鎖相環頻率綜合器是高速串口通信和射頻無線收發器中重要的單元模塊，傳統的模擬鎖相環頻率綜合器電路，主要包括鑒頻鑒相器、電荷泵、低通濾波器、壓控振蕩器、分頻器等基本模塊。電荷泵電流失配問題、壓控振蕩器調諧曲線線性度和分頻器的抖動問題都是傳統鎖相環電路的難點。為了解決這些問題，電路結構往往非常復雜。

電荷泵電路作為鎖相環系統中低頻模塊，對整個系統的輸出噪聲有重要影響。由于MOS管漏端的輸出阻抗有限，隨著輸出電壓的變化，上下支路電流不匹配，為鎖相環引入了頻域相位噪聲。現有的解決方案由于采用復雜的電路結構，工藝上存在的固有偏差導致電路不能真正匹配，導致電流失配問題仍然明顯。

為了展寬鎖相環的輸出頻率范圍，一般在壓控振蕩器電路中添加陣列電容，得到多條調諧曲線。調諧曲線的線性度對鎖相環的輸出有很大的影響，傳統的結構往往以犧牲掃頻寬度來提高線性度，由于MOS管寄生問題，線性度問題不能很好地解決。

傳統整數分頻鎖相環，對參考頻率有很多限制，小數分頻的鎖相環由于其比較寬松的參考頻率范圍，應用非常廣泛。然而小數分頻會使鎖相環輸出頻譜產生非常嚴重的雜散成分，嚴重影響輸出的頻譜純度。常選用Delta-Sigma結構來減小小數雜散，延長或者擾亂MASH結構的序列周期能夠減少甚至消去輸出頻譜中的小數雜散。往往采用線性反饋移位寄存器(LFSR)產生隨機序列，在Delta-Sigma調制器輸入端疊加隨機抖動。如圖4所示，LFSR中的反饋系數C_i的值取0或1，分別代表反饋支路是否接入環路，由于電路結構限制，C_i不可以取0.99這樣的實數，因此不能做到完美的隨機。

發明內容

針對上述存在問題或不足，為了解決現有鎖相環電路的電荷泵電流失配、壓控振蕩器調諧曲線線性度和分頻器抖動問題的問題，本發明提供了一種基于神經網絡的鎖相環電路。

該基于神經網絡的鎖相環電路包括：鑒頻鑒相器(PFD)、電荷泵模塊、壓控振蕩器(VCO)模塊和分頻器模塊。

壓控振蕩器VCO模塊為壓控振蕩器VCO電路，在控制電壓Vcont的控制下，輸出相應的振蕩信號fvo，與分頻器電路相連。

分頻器模塊為分頻器電路，對fvo進行分頻，得到相應分頻比下的頻率信號fvco，輸出接鑒頻鑒相器。

鑒頻鑒相器通過比較fvco和參考信號fref的相位差，得到相位超前或者滯后的信息，來控制電荷泵電路的開關Q_a和Q_b的導通或關閉狀態。

所述電荷泵模塊(如圖1所示)包括神經網絡電流控制模塊和電荷泵電路模塊，用于改善電荷泵鎖相環的電流失配問題。

神經網絡電流控制模塊包括控制器、電流轉換模塊、神經網絡模塊和多路復用器。

控制器與神經網絡模塊相連，提供預設電流信號I_np，用于實現神經網絡模塊之間的數據通信，顯示訓練進程和準確率；

電流轉換模塊接電荷泵電路模塊的導通電流I_n和導通電流I_p，將連續的電流信息轉換為數字信號，并輸出樣本信號至神經網絡模塊；