[發(fā)明專利]基于鐵電柵介質(zhì)的負(fù)電容二硫化鉬晶體管及其制備方法

有效

• 申請?zhí)枺?/td>: 201710743092.6
• 申請日: 2017-08-25
• 公開（公告）號: CN107611033B
• 公開（公告）日: 2020-03-20
• 發(fā)明（設(shè)計(jì)）人: 劉新科;劉強(qiáng);俞文杰
• 申請（專利權(quán)）人: 深圳大學(xué)
• 主分類號: H01L21/34
• 分類號: H01L21/34;H01L21/44;H01L29/423;H01L29/78
• 代理公司: 深圳市中科創(chuàng)為專利代理有限公司 44384
• 代理人: 譚雪婷;彭西洋

本發(fā)明公開了一種基于鐵電柵介質(zhì)的負(fù)電容二硫化鉬晶體管及其制備方法，包括在SiO₂襯底表面生長MoS₂薄膜；在MoS₂薄膜表面依次生長第一High?K層、第一TiN層、鐵電薄膜層、第二TiN層、第二High?K層作為柵介質(zhì)層；在柵介質(zhì)層上生長第三TiN層、Ti/Au金屬層，作為柵電極；在MoS₂薄膜層上生長兩Al金屬，作為源電極和漏電極。本發(fā)明以TiN層包裹鐵電柵介質(zhì)薄膜層，金屬TiN將鐵電柵介質(zhì)薄膜極化翻轉(zhuǎn)產(chǎn)生的附加電場再平衡，均勻施加到MoS₂薄膜層上，避免溝道中各點(diǎn)MoS₂反型情況不同導(dǎo)致器件開啟緩慢、亞閾值較大等情況，同時也避免High?K層在點(diǎn)場強(qiáng)較大時，易出現(xiàn)點(diǎn)擊穿的情況。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體集成電路制造技術(shù)領(lǐng)域，尤其涉及一種基于鐵電柵介質(zhì)的負(fù)電容二硫化鉬晶體管、以及其制備方法。

背景技術(shù)

二硫化鉬(MoS₂)薄膜作為一種新型的二維材料，在結(jié)構(gòu)和性能上類似于石墨烯，均具有層狀結(jié)構(gòu)和高的載流子遷移率。但相較于石墨烯的零帶隙而言，MoS₂薄膜的帶隙隨著層數(shù)而改變。塊狀晶體MoS₂的帶隙為1.20eV，其電子躍遷方式間接躍遷；當(dāng)厚度為單層時，MoS₂的帶隙可以達(dá)到1.82eV，且其電子躍遷方式轉(zhuǎn)變?yōu)橹苯榆S遷。因此，MoS₂薄膜獨(dú)特的結(jié)構(gòu)和優(yōu)異的物理性能以及可調(diào)節(jié)的能帶隙使其在二維半導(dǎo)體器件領(lǐng)域比石墨烯具有更大的應(yīng)用潛力，其溝道特征尺寸有望達(dá)到2nm，有望延續(xù)摩爾定律進(jìn)程，進(jìn)一步提升集成電路性能。但過高密度的器件集成將帶來較大的單位面積功耗，芯片的散熱性能將變得難以保障，而較高的溫度也會阻礙CPU頻率的提升。在傳統(tǒng)CMOS集成電路中，很大一部分工作熱量來源于器件的開-關(guān)狀態(tài)切換過程，所有MOS器件的開關(guān)轉(zhuǎn)換過程都是逐漸過渡的過程，在相同工作頻率下，開關(guān)速度越快，則浪費(fèi)的功耗越小。反映這一過渡速度快慢的一個重要參數(shù)是亞閾值斜率，亞閾值斜率越小，則器件功耗越小，相應(yīng)的集成電路發(fā)熱量也較小。傳統(tǒng)的MOSFET受到熱力學(xué)限制，在常溫工作狀態(tài)下，其亞閾值斜率不能小于60mV/dec。該亞閾值斜率的極限值可表示為：

其中，僅有是變量，在一般情況下該變量是正值，因而SS>60mV/dec。若要使SS<60mV/dec，須有其中C_s是耗盡層電容，C_it是表面態(tài)電容，C_ox是柵氧電容，這三個電容一般是正值。采用鐵電材料作為柵氧層，可以在器件開關(guān)轉(zhuǎn)換過程中使C_ox<0，這主要由于鐵電材料的電荷中心會隨著外電場的變化而發(fā)生移動，從而導(dǎo)致其電極化強(qiáng)度發(fā)生變化，并在溝道開啟瞬間對其增加一個附加電場。表現(xiàn)為柵極電容呈現(xiàn)負(fù)值，代入式(1)中，可知SS可能小于60mV/dec的極限值。

除此之外，由于鐵電柵氧的極化強(qiáng)度突然轉(zhuǎn)變，使得MoS₂場效應(yīng)晶體管的閾值電壓降低，則相應(yīng)集成電路的工作電壓也會降低，根據(jù)估算集成電路功耗的關(guān)系式P＝V²/R(其中P為電路功耗，V為工作電壓，R為集成電路電阻)，這也進(jìn)一步降低了MoS₂場效應(yīng)晶體管的功耗，減少了發(fā)熱量，而較低的環(huán)境溫度將有利于提升器件的開關(guān)速度。

傳統(tǒng)的MOS結(jié)構(gòu)MoS₂晶體管亞閾值斜率大于60mV/dec，功耗較大。如果將其小型化，制備高密度集成電路，尤其是特征尺寸小于5nm的集成電路，其發(fā)熱量將不容忽視，在較高溫度之下，載流子受到嚴(yán)重的聲子散射，這將限制芯片的運(yùn)行速度，降低其工作頻率上限，降低芯片性能，相對相同尺寸的FinFET等器件，難以體現(xiàn)出電學(xué)優(yōu)勢。此外，受限于短溝道效應(yīng)，傳統(tǒng)平面柵極MoS₂場效應(yīng)晶體管的亞閾值斜率會隨著溝道寬度的變短而增大，即柵控能力隨著溝道變短而惡化。

因此，現(xiàn)有技術(shù)存在缺陷，需要改進(jìn)。

發(fā)明內(nèi)容