[發明專利]一種扇出型封裝器件

在審

• 申請號: 201710740313.4
• 申請日: 2017-08-24
• 公開（公告）號: CN107564879A
• 公開（公告）日: 2018-01-09
• 發明（設計）人: 俞國慶
• 申請（專利權）人: 通富微電子股份有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L23/373
• 代理公司: 深圳市威世博知識產權代理事務所(普通合伙)44280
• 代理人: 鐘子敏

技術領域

本發明涉及半導體封裝技術領域，特別是涉及一種扇出型封裝器件。

背景技術

隨著半導體技術的發展，芯片的尺寸越來越小，芯片表面的I/O(輸入/輸出)引腳密度也越來越高，扇出型封裝應運而生，扇出型封裝將芯片高密度的I/O引腳扇出為低密度的封裝引腳。

目前，現有的扇出型封裝方法包括如下流程：提供載板，在載板上貼附一層雙面膠膜，將芯片的正面貼附在膠膜上，將芯片進行塑封后，剝離膠膜和載板，在芯片的正面形成再布線層、植球、切割。

本發明的發明人在長期研究過程中發現，上述扇出型封裝方法中由于采用了膠膜，在芯片塑封時溫度變化使得膠膜發生伸縮、塑封時由于塑封材料、芯片和載板的熱膨脹系數(CTE)不同發生翹曲等情況，導致芯片在塑封時產生偏移。芯片的偏移導致后續制程如光刻對位發生困難。；另外，用上述扇出型封裝器件的再布線層在窄線寬/線距上都受到一定限制。

發明內容

本發明主要解決的技術問題是提供一種扇出型封裝器件，能夠防止芯片發生偏移；同時可使再布線層的線寬和線距更窄。

為解決上述技術問題，本發明采用的一個技術方案是：提供一種扇出型封裝器件，所述器件包括：封裝基板，所述封裝基板包括硅晶圓基層、焊盤及第一再布線層，所述焊盤設置于所述硅晶圓基層一側，所述第一再布線層設置于所述硅晶圓基層的另一側，其中，所述焊盤和所述第一再布線層電連接；芯片，所述芯片與所述封裝基板的所述焊盤電連接。

本發明的有益效果是：區別于現有技術的情況，本發明所采用的扇出型封裝器件中的封裝基板包括硅晶圓基層、焊盤及第一再布線層，焊盤和第一再布線層分別位于硅晶圓基層的兩側，焊盤與第一再布線層電連接，芯片與焊盤電連接；一方面，封裝基板包括焊盤，芯片與封裝基板的焊盤電連接，從而避免采用膠膜的封裝方法導致的芯片在塑封時溫度變化導致的膠膜伸縮、塑封時由于塑封材料、芯片和載板的熱膨脹系數(CTE)不同發生翹曲等情況，導致芯片在塑封時產生偏移的情況；另一方面，封裝基板包括硅晶圓基層，硅晶圓基層的導熱性較好，從而有利于扇出型封裝器件的散熱；再一方面，封裝基板的焊盤與第一再布線層位于硅晶圓基層的相對兩側，為后續提供雙面有焊球結構的扇出型封裝結構提供技術支持；又一方面，本發明所提供的扇形封裝方法為先做再布線層再在再布線層上制備芯片，該方法比先做芯片再在芯片上進行再布線的方法的再布線層的線寬和線距更窄。

附圖說明

圖1是本發明扇出型封裝方法一實施方式的流程示意圖；

圖2是半導體封裝領域晶圓一實施方式的俯視圖；

圖3是硅晶圓基層設置硅通孔一實施方式的結構示意圖；

圖4是本發明扇出型封裝方法一實施方式的流程示意圖；

圖5是圖4中步驟S201-S206對應的扇出型封裝器件一實施方式的結構示意圖；

圖6是圖4中步驟S207-S217對應的扇出型封裝器件一實施方式的結構示意圖；

圖7是圖4中步驟S207對應的扇出型封裝器件另一實施方式的結構示意圖；

圖8是圖4中步驟S217對應的扇出型封裝器件另一實施方式的結構示意圖；

圖9是本發明扇出型封裝方法另一實施方式的流程示意圖；

圖10是圖9中步驟S301-S309對應的扇出型封裝器件一實施方式的結構示意圖；

圖11是圖9中步驟S307對應的扇出型封裝器件另一實施方式的結構示意圖；

圖12是本發明扇出型封裝方法另一實施方式的流程示意圖；

圖13是圖12中步驟S407-S422對應的扇出型封裝器件一實施方式的結構示意圖；

圖14是圖12中步驟S412對應的扇出型封裝器件另一實施方式的結構示意圖；

圖15是圖12中步驟S422對應的扇出型封裝器件另一實施方式的結構示意圖；

圖16是本發明扇出型封裝方法另一實施方式的流程示意圖；

圖17是圖16中步驟S507-S519對應的扇出型封裝器件一實施方式的結構示意圖；

圖18是本發明扇出型封裝器件一實施方式的結構示意圖；

圖19是本發明扇出型封裝器件另一實施方式的結構示意圖；

圖20是本發明扇出型封裝器件另一實施方式的結構示意圖；

圖21是本發明扇出型封裝器件另一實施方式的結構示意圖。

具體實施方式

請參閱圖1，圖1為本發明扇出型封裝方法一實施方式的流程示意圖，該方法包括：