[發明專利]一種具有校正功能的分段式電流舵型DAC及其后臺校正方法

有效

• 申請號: 201710739814.0
• 申請日: 2017-08-25
• 公開（公告）號: CN107517058B
• 公開（公告）日: 2019-08-30
• 發明（設計）人: 李靖;何廣;張啟輝;吳克軍;張陽;寧寧
• 申請（專利權）人: 電子科技大學
• 主分類號: H03M1/10
• 分類號: H03M1/10
• 代理公司: 成都點睛專利代理事務所(普通合伙) 51232
• 代理人: 葛啟函

1.一種具有校正功能的分段式電流舵型DAC，包括延時模塊(101)、第一鎖存器(102)、譯碼器(103)、第一開關選擇電路(104)、第二鎖存器(105)、移位寄存器(106)、第二開關選擇電路(107)、第三鎖存器(108)、低位電流源陣列(109)、高位電流源陣列(110)和負載模塊(111)，

所述延時模塊(101)的輸入端連接DAC低位輸入碼，其輸出端連接所述第一鎖存器(102)的輸入端；

所述低位電流源陣列(109)的輸入端連接所述第一鎖存器(102)的輸出端，其輸出端連接所述負載模塊(111)；

所述譯碼器(103)的輸入端連接DAC高位輸入碼，其輸出端連接所述第一開關選擇電路(104)的數據輸入端；

所述移位寄存器(106)的輸入端連接低電平，其時鐘端連接校正時鐘信號，其輸出端連接所述第一開關選擇電路(104)的選擇輸入端和第二開關選擇電路(107)的選擇輸入端，所述第二開關選擇電路(107)的數據輸入端連接高電平；

所述第二鎖存器(105)的輸入端連接所述第一開關選擇電路(104)的輸出端，其輸出端連接所述高位電流源陣列(110)的數據輸入端；

所述第三鎖存器(108)的輸入端連接所述第二開關選擇電路(107)的輸出端，其輸出端連接所述高位電流源陣列(110)的選擇輸入端；

其特征在于，所述高位電流源陣列(110)包括高位電流源單元陣列、高位數據開關陣列和選擇開關陣列，所述高位電流源單元陣列一端接電源，另一端依次通過選擇開關陣列和高位數據開關陣列；

所述高位電流源陣列包括輸出端和校正端，所述高位電流源單元陣列通過所述開關陣列和所述高位數據開關陣列選擇連接輸出端或者校正端，所述高位電流源陣列的輸出端連接負載模塊(111)；

所述高位電流源單元陣列包括多個高位電流源單元和一個冗余電流源單元，所述高位電流源單元包括并聯的高位電流源和校正電流源，所述冗余電流源單元和所述高位電流源單元具有相同的結構；

所述分段式電流舵型DAC還包括電流比較器(112)和參考電流源(113)，所述電流比較器(112)的第一輸入端連接所述高位電流源陣列(110)的校正端，其第二輸入端連接參考電流源(113)，其輸出端輸出校正比較值。

2.根據權利要求1所述的具有校正功能的分段式電流舵型DAC，其特征在于，所述低位電流源陣列包括低位電流源單元陣列和低位數據開關陣列，所述低位電流源單元陣列一端接電源，另一端通過低位數據開關陣列后作為所述低位電流源陣列的輸出端；所述低位電流源單元陣列包括多個低位電流源單元，所述低位電流源單元包括低位電流源。

3.根據權利要求1所述的具有校正功能的分段式電流舵型DAC，其特征在于，所述第一開關選擇電路(104)和第二開關選擇電路(107)的結構相同，包括多個反相器、多個或非門和多個二選一電路單元，

所述二選一電路單元的輸入端作為所述開關選擇電路的數據輸入端，其使能端作為所述開關選擇電路的選擇輸入端，其第一輸出端連接一個或非門的第二輸入端，其第二輸出端連接另一個或非門的第一輸入端，其中第一個二選一電路單元中的第一輸出端通過兩個反相器后連接所述開關選擇電路的輸出端，最后一個二選一電路單元中的第二輸出端通過兩個反相器后連接所述開關選擇電路的輸出端，所述或非門的輸出端通過一個反相器后連接所述開關選擇電路的輸出端。

4.一種基于分段式電流舵型DAC的后臺校正方法，其特征在于，所述分段式電流舵型DAC包括高位電流源陣列(110)、電流比較器(112)和參考電壓源，

所述高位電流源陣列(110)包括高位電流源單元陣列、高位數據開關陣列和選擇開關陣列，所述高位電流源單元陣列一端接電源，另一端依次通過選擇開關陣列和高位數據開關陣列；

所述高位電流源陣列包括輸出端和校正端，所述高位電流源單元陣列通過所述開關陣列和所述高位數據開關陣列選擇連接輸出端或者校正端，所述高位電流源陣列的輸出端連接負載模塊(111)；

所述高位電流源單元陣列包括多個高位電流源單元和一個冗余電流源單元，所述高位電流源單元包括并聯的高位電流源和校正電流源，所述冗余電流源單元和所述高位電流源單元具有相同的結構；

所述電流比較器(112)的第一輸入端連接所述高位電流源陣列(110)的校正端，其第二輸入端連接參考電流源(113)，其輸出端輸出校正比較值；

所述后臺校正方法包括如下步驟：

步驟一：通過所述高位電流源陣列(110)中的高位數據開關陣列和選擇開關陣列從所述高位電流源單元陣列中選擇一個被校正電流源單元并連接到所述高位電流源陣列的校正端，將所述被校正電流源單元中的高位電流源與參考電流源(113)進行比較；

步驟二：判斷被校正電流源單元中的高位電流源與參考電流源(113)之差是否在預設精度內，即所述校正比較值是否在預設精度內，當所述校正比較值在預設精度內時返回步驟一，當所述校正比較值不在預設精度內時轉到步驟三；

步驟三：當被校正電流源單元中高位電流源的電流大于參考電流源(113)時，通過該被校正電流源單元中的校正電流源抽取高位電流源的一部分電流；當被校正電流源單元中高位電流源的電流小于參考電流源(113)時，通過該被校正電流源單元中的校正電流源給高位電流源補電流；

步驟四：將經過步驟三校正后的被校正電流源單元中的高位電流源與參考電流源(113)進行比較，判斷被校正電流源單元中的高位電流源與參考電流源(113)之差是否在預設精度內，當小于預設精度時返回步驟一，當大于預設精度時返回步驟三。