[發明專利]像素內部補償電路及驅動方法

有效

• 申請號: 201710737280.8
• 申請日: 2017-08-24
• 公開（公告）號: CN107393478B
• 公開（公告）日: 2019-12-24
• 發明（設計）人: 何健;許神賢
• 申請（專利權）人: 深圳市華星光電半導體顯示技術有限公司
• 主分類號: G09G3/3233
• 分類號: G09G3/3233
• 代理公司: 44265 深圳市德力知識產權代理事務所
• 代理人: 林才桂;劉巍

1.一種像素內部補償電路，其特征在于，包括：

第一薄膜晶體管(T1)，其柵極連接第三控制信號(SCAN3)，源極和漏極分別連接數據電壓(Vdata)和第一節點(A)；

第二薄膜晶體管(T2)，其柵極連接第一節點(A)，源極和漏極分別連接第二節點(B)和電源高電位(OVDD)；

第三薄膜晶體管(T3)，其柵極連接第一控制信號(SCAN1)，源極和漏極分別連接第一節點(A)和參考電位(Vref)；

第四薄膜晶體管(T4)，其柵極連接第二控制信號(SCAN2)，源極和漏極分別連接第二節點(B)和初始電位(Vini)；

電容(C1)，其兩端分別連接第一節點(A)和第二節點(B)；

OLED，其陽極連接第二節點(B)，陰極連接電源低電位(OVSS)；

該初始電位(Vini)＜OLED的開啟電壓，參考電位(Vref)－初始電位(Vini)>第二薄膜晶體管(T2)的閾值電壓；

所述第一控制信號(SCAN1)，第二控制信號(SCAN2)，以及第三控制信號(SCAN3)的時序配置為包括重置階段，偵測階段，數據寫入階段，以及發光階段；

分別配置當前行像素與相鄰行像素的第一控制信號(SCAN1)，第二控制信號(SCAN2)，以及第三控制信號(SCAN3)的時序，使當前行像素的數據寫入階段與相鄰行像素的數據寫入階段相互錯開；

內部補償過程包括上述重置階段，偵測階段，數據寫入階段，以及發光階段四個階段，上下兩行相鄰像素在重置階段、偵測階段重疊，從而使得上下兩行相鄰像素的內部補償過程重疊進行。

2.如權利要求1所述的像素內部補償電路，其特征在于，在重置階段，所述第一控制信號(SCAN1)為高電平，第二控制信號(SCAN2)為高電平，第三控制信號(SCAN3)為低電平。

3.如權利要求1所述的像素內部補償電路，其特征在于，在偵測階段，所述第一控制信號(SCAN1)為高電平，第二控制信號(SCAN2)為低電平，第三控制信號(SCAN3)為低電平。

4.如權利要求1所述的像素內部補償電路，其特征在于，在數據寫入階段，所述第一控制信號(SCAN1)為低電平，第二控制信號(SCAN2)為低電平，第三控制信號(SCAN3)為高電平。

5.如權利要求1所述的像素內部補償電路，其特征在于，在發光階段，所述第一控制信號(SCAN1)為低電平，第二控制信號(SCAN2)為低電平，第三控制信號(SCAN3)為低電平。

6.一種如權利要求1所述的像素內部補償電路的驅動方法，其特征在于，在重置階段，所述第一控制信號(SCAN1)為高電平，第二控制信號(SCAN2)為高電平，第三控制信號(SCAN3)為低電平；在偵測階段，所述第一控制信號(SCAN1)為高電平，第二控制信號(SCAN2)為低電平，第三控制信號(SCAN3)為低電平；在數據寫入階段，所述第一控制信號(SCAN1)為低電平，第二控制信號(SCAN2)為低電平，第三控制信號(SCAN3)為高電平；在發光階段，所述第一控制信號(SCAN1)為低電平，第二控制信號(SCAN2)為低電平，第三控制信號(SCAN3)為低電平。