[發明專利]動態隨機存取存儲器的埋入式字符線及其制作方法

有效

• 申請號: 201710733801.2
• 申請日: 2017-08-24
• 公開（公告）號: CN109427685B
• 公開（公告）日: 2020-11-10
• 發明（設計）人: 陳品宏;陳意維;陳姿潔;蔡志杰;吳佳臻;張凱鈞;黃怡安;鄭存閔
• 申請（專利權）人: 聯華電子股份有限公司;福建省晉華集成電路有限公司
• 主分類號: H01L21/8242
• 分類號: H01L21/8242;H01L27/108
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

本發明公開一種動態隨機存取存儲器的埋入式字符線及其制作方法。其制作方法為首先形成一凹槽于一基底內，然后形成一第一導電層于凹槽內，再形成一第二導電層于第一導電層上，其中設于基底上方的第二導電層以及設于基底下方的第二導電層具有不同厚度。之后再形成一第三導電層于第二導電層上并填滿凹槽。

技術領域

本發明涉及一種制作半導體元件的方法，尤其是涉及一種制作動態隨機存取存儲器(Dynamic Random Access Memory,DRAM)元件的埋入式字符線的方法。

背景技術

隨著各種電子產品朝小型化發展的趨勢，動態隨機存取存儲器(DRAM)單元的設計也必須符合高集成度及高密度的要求。對于一具備凹入式柵極結構的DRAM單元而言，由于其可以在相同的半導體基底內獲得更長的載流子通道長度，以減少電容結構的漏電情形產生，因此在目前主流發展趨勢下，其已逐漸取代僅具備平面柵極結構的DRAM單元。

一般來說，具備凹入式柵極結構的DRAM單元會包含一晶體管元件與一電荷貯存裝置，以接收來自于位線及字符線的電壓信號。然而，受限于制作工藝技術之故，現有具備凹入式柵極結構的DRAM單元仍存在有許多缺陷，還待進一步改良并有效提升相關存儲器元件的效能及可靠度。

發明內容

本發明一實施例公開一種制作動態隨機存取存儲器的埋入式字符線的方法。首先形成一凹槽于一基底內，然后形成一第一導電層于凹槽內，再形成一第二導電層于第一導電層上，其中設于基底上方的第二導電層以及設于基底下方的第二導電層具有不同厚度。之后再形成一第三導電層于第二導電層上并填滿凹槽。

本發明另一實施例公開一種動態隨機存取存儲器的埋入式字符線，其主要包含一柵極結構設于基底上，其中柵極結構又包含一第一導電層設于基底上、一第二導電層設于第一導電層上以及一第三導電層設于第二導電層上。其中第二導電層包含一水平部以及二垂直部且該水平部及該等二垂直部的其中一者具有不同厚度。

本發明又一實施例公開一種動態隨機存取存儲器的埋入式字符線，其主要包含一柵極結構設于基底上，其中柵極結構又包含一第一導電層設于基底上、一第二導電層設于第一導電層上以及一第三導電層設于第二導電層上。其中第二導電層為一字型。

附圖說明

圖1至圖7為本發明一實施例制作一動態隨機存取存儲器元件的方法示意圖；

圖8為本發明一實施例的一動態隨機存取存儲器的埋入式字符線的結構示意圖。

主要元件符號說明

10動態隨機存取存儲器元件 12 位線

14 字符線 16 基底

18 主動區 20 存儲器區

22 柵極 24 淺溝絕緣

26 凹槽 28 柵極介電層

30 第一導電層 32 第二導電層

34 第三導電層 36 柵極結構

38 水平部 40 垂直部

A 第一厚度 B 第二厚度

C 第三厚度

具體實施方式