[發明專利]半導體裝置

有效

• 申請號: 201710733512.2
• 申請日: 2017-08-24
• 公開（公告）號: CN107833591B
• 公開（公告）日: 2022-01-04
• 發明（設計）人: 梅澤裕介;木下繁
• 申請（專利權）人: 東芝存儲器株式會社
• 主分類號: G11C16/08
• 分類號: G11C16/08;G11C7/10;G11C8/16
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 徐冰冰;劉杰

1.一種半導體裝置，具備：

第一存儲單元，每個第一存儲單元具有第一柵極和第一溝道，上述第一溝道具有一端和另一端；

第二存儲單元，每個第二存儲單元具有第二柵極和第二溝道，上述第二溝道具有一端和另一端；

第一字線，包括與上述第一存儲單元的第一柵極以及上述第二存儲單元的第二柵極中的每一個電連接的引出部；

第一位線，與上述第一存儲單元中的任一個的第一溝道的上述一端電連接；

第二位線，與上述第二存儲單元中的任一個的第二溝道的上述一端電連接；

源極線，與上述第一存儲單元的第一溝道的上述另一端、以及上述第二存儲單元的第二溝道的上述另一端中的每一個電連接；以及

控制電路，連接至上述第一字線的引出部、上述第一位線和上述第二位線，

上述引出部與上述第一位線之間的距離小于上述引出部與上述第二位線之間的距離，

當將數據寫入上述第一存儲單元和上述第二存儲單元時，通過上述控制電路將比施加到未選擇的第三位線的寫入抑制電壓低的第一寫入選擇電壓施加到上述第一位線，將低于上述第一寫入選擇電壓的第二寫入選擇電壓施加到上述第二位線，并且將高于上述第一寫入選擇電壓和上述第二寫入選擇電壓的第一編程電壓施加到上述第一字線，以使上述第一存儲單元中的任一個以及上述第二存儲單元中的任一個的各自的閾值電壓偏移。

2.根據權利要求1所述的半導體裝置，其中，

上述引出部與上述第一存儲單元中的任一個的第一溝道之間的第一長度小于上述引出部與上述第二存儲單元中的任一個的第二溝道之間的第二長度。

3.根據權利要求1所述的半導體裝置，其中，

上述引出部與上述第一存儲單元中的任一個的第一柵極之間的電阻值比上述引出部與上述第二存儲單元中的任一個的第二柵極之間的電阻值小。

4.根據權利要求1所述的半導體裝置，其中，

還具備：

第三存儲單元，層疊地形成于上述第一存儲單元的上方，每個上述第三存儲單元具有第三柵極和第三溝道，上述第三溝道具有一端和另一端，上述第三溝道串聯連接在上述第一溝道和上述第一位線之間；以及

第二字線，與上述第三柵極和上述控制電路電連接，

當數據被寫入上述第三存儲單元時，將與上述第一寫入選擇電壓不同的第三寫入選擇電壓施加到上述第一位線，以使上述第三存儲單元中選擇的第三存儲單元的閾值電壓偏移，上述選擇的第三存儲單元的第三溝道的上述一端電連接到上述第一位線。

5.根據權利要求4所述的半導體裝置，其中，

還具備第四存儲單元，層疊地形成于上述第二存儲單元的上方，每個上述第四存儲單元具有第四柵極和第四溝道，上述第四溝道具有一端和另一端，上述第四溝道串聯連接在上述第二溝道與上述第二位線之間，

上述第二字線還與上述第四柵極連接，

當數據被寫入上述第三存儲單元和上述第四存儲單元時，通過上述控制電路將上述第三寫入選擇電壓施加到上述第一位線，將低于上述第三寫入選擇電壓的第四寫入選擇電壓施加到上述第二位線，并且將高于上述第三寫入選擇電壓和上述第四寫入選擇電壓的第二編程電壓施加到上述第二字線，以使上述選擇的第三存儲單元以及上述第四存儲單元中選擇的第四存儲單元的各自的閾值電壓偏移，上述選擇的第四存儲單元的第四溝道的上述一端與上述第二位線電連接。

6.根據權利要求5所述的半導體裝置，其中，

上述第二編程電壓與上述第一編程電壓不同。

7.根據權利要求5所述的半導體裝置，其中，

上述第三寫入選擇電壓與上述第四寫入選擇電壓之差大于上述第一寫入選擇電壓與上述第二寫入選擇電壓之差。