[發明專利]半導體器件的制造方法

在審

• 申請號: 201710731384.8
• 申請日: 2017-08-23
• 公開（公告）號: CN107785431A
• 公開（公告）日: 2018-03-09
• 發明（設計）人: 立山克郎
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L21/28;H01L21/3065
• 代理公司: 北京市金杜律師事務所11256
• 代理人: 陳偉,閆劍平

技術領域

本發明涉及一種半導體器件的制造方法，適合應用于例如一種具有在半導體襯底形成溝槽的工序的半導體器件的制造方法。

背景技術

作為功率MOS(Metal Oxide Semiconductor：金屬氧化物半導體)半導體器件之一，有在溝槽內形成有柵極電極的溝槽柵極型的半導體器件。在這種半導體器件中，在半導體襯底形成有規定深度的溝槽，在該溝槽內隔著柵極絕緣膜形成有柵極電極。此外，作為公開了溝槽柵極型的半導體器件的專利文獻的一例，有專利文獻1(JP特開2013-12530號公報)。

另外，在專利文獻2(JP特開2007-214299號公報)以及專利文獻3(JP特開2001-237218號公報)中，公開了一種通過蝕刻多晶硅膜來形成柵極電極的方法。該方法提出了在蝕刻多晶硅膜時，使用含有氯氣(Cl₂)、溴化氫氣體(HBr)以及氟系氣體(CF₄、CHF₃)在內的混合氣體的方法。另外，在專利文獻2中，提出了將溴化氫氣體與氯氣的流量比(HBr/Cl₂)設定為1.2以上、且將氟系氣體與溴化氫氣體的流量比(氟系氣體/HBr)設定為1.0以上的方法。

以往，在半導體襯底形成規定深度的溝槽時，廣泛進行使用了鹵素氣體的等離子體蝕刻處理。尤其是，作為蝕刻氣體而使用氯氣(Cl₂)與溴化氫(HBr)的混合氣體。

但是，當用如這樣的混合氣體來對半導體襯底(硅襯底)進行等離子體蝕刻處理時，作為反應生成物而生成硅的氯化物以及硅的溴化物。由于硅的氯化物以及硅的溴化物的凝固點比較高，所以會殘留在干法蝕刻裝置，并作為異物而容易附著并堆積于腔室的內壁面。

發明內容

本發明提供一種能夠減少堆積在干法蝕刻裝置內的反應生成物的量的半導體器件的制造方法。

一實施方式的半導體器件的制造方法具有以下的工序。在半導體襯底的表面形成掩膜材料。將形成有掩膜材料的半導體襯底搬入干法蝕刻裝置內。在干法蝕刻裝置內，以掩膜材料作為蝕刻掩膜來進行第一蝕刻處理，由此在露出的半導體襯底上形成溝槽。在形成溝槽的工序中，用含有氟原子的氟系氣體、溴化氫氣體(HBr)以及氯氣(Cl₂)的混合氣體作為第一蝕刻氣體。將溴化氫氣體(HBr)以及氯氣(Cl₂)的總流量設為流量TF。將氟系氣體的流量除以氟系氣體的1分子中結合的氟原子的數量得到的流量設為流量NF。以流量NF除以流量TF得到的值作為流量比。第一蝕刻處理包括在流量比大于0且小于0.04的條件下進行的主蝕刻處理。

根據一實施方式的半導體器件，則能夠減少堆積在干法蝕刻裝置內的反應生成物的量。

本發明的其他課題和新穎特征根據本說明書的描述以及附圖而變明朗。

附圖說明

圖1是根據實施方式的半導體器件的制造方法來制造出的半導體器件的剖視圖。

圖2是示出在同實施方式中，半導體器件的制造方法的一個工序的剖視圖。

圖3是示出在同實施方式中，在干法蝕刻中使用的蝕刻裝置的剖視圖。

圖4是示出在同實施方式中，半導體襯底被搬入至蝕刻裝置內的狀態的剖視圖。

圖5是示出在同實施方式中，由蝕刻裝置進行蝕刻處理的工序的剖視圖。

圖6是示出在同實施方式中，在圖5所示的工序之后由蝕刻裝置進行的蝕刻處理的工序的剖視圖。

圖7是示出在同實施方式中，在圖6所示的工序之后進行的工序的剖視圖。

圖8是示出在同實施方式中，在圖7所示的工序之后進行的工序的剖視圖。

圖9是示出在同實施方式中，在圖8所示的工序之后進行的工序的剖視圖。

圖10是示出在同實施方式中，在圖9所示的工序之后進行的工序的剖視圖。

圖11是示出在同實施方式中，在圖10所示的工序之后進行的工序的剖視圖。

圖12是示出比較例的半導體器件的制造方法中的蝕刻裝置內的狀態的剖視圖。

圖13是示出在同實施方式中，氟系氣體與除氟系氣體以外的蝕刻氣體的流量比和附著于腔室內的反應生成物的清潔時間的關系的圖表。

圖14是示出在同實施方式中，氟系氣體與除氟系氣體以外的蝕刻氣體的流量比和溝槽側壁的側蝕量的關系的圖表。

具體實施方式

首先，針對具有溝槽柵極型的N溝道型MOSFET的半導體器件的一例進行說明。