[發明專利]半導體裝置的形成方法

有效

• 申請號: 201710730715.6
• 申請日: 2017-08-23
• 公開（公告）號: CN108807180B
• 公開（公告）日: 2023-05-23
• 發明（設計）人: 王喻生;洪奇成;歐陽良岳;林鈺庭;蘇慶煌;蔡明興
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/768
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 馮志云;王芝艷

一方法包括形成第一開口于基板上的介電層中、以導電阻擋層內襯上述第一開口的數個側壁及底部以及沉積籽晶層于上述導電阻擋層之上。上述方法亦包括以等離子體工藝處理上述籽晶層，以及于處理上述籽晶層之后，以導電材料填充上述第一開口。

技術領域

本公開實施例是關于半導體裝置的工藝，且特別是有關于半導體裝置中的接點(亦稱為接點插塞)的形成。

背景技術

由于各種電子元件的(例如:晶體管、二極管、電阻器、電容器等)積集度持續地改良，半導體工業經歷了快速的成長。大體而言，上述積集度的改良歸因于持續降低的最小特征尺寸(minimum?feature?size)，其使得更多元件可被整合(integrated)至一給定的面積中。

隨著晶體管的尺寸降低，各特征的尺寸亦隨之降低。在先進的工藝技術中，接點開口(contact?openings，其于后續將被填充以形成接點插塞)的高深寬比(aspect?ratio)可能使得傳統上被用來填充接點開口的間隙填充方法面臨挑戰。在此技術領域中，需要能應用在先進工藝技術中的微小特征尺寸的工藝方法。

發明內容

本公開實施例包括一種半導體裝置的形成方法。上述方法包括形成第一開口于基板上的介電層中；以導電阻擋層內襯(lininig)上述第一開口的數個側壁及底部；沉積籽晶層于上述導電阻擋層上；以等離子體工藝處理上述籽晶層；以及于處理上述籽晶層之后，以導電材料填充上述第一開口。

本公開實施例亦包括一種半導體裝置中的接點的形成方法。上述方法包括沉積導電阻擋層于上述半導體裝置的介電層中的開口的數個側壁及底部上；形成導電插入層于上述導電阻擋層上；形成籽晶層于上述導電插入層上，其中上述籽晶層具有孔洞；以及鍍覆(plating)導電材料于上述籽晶層上以填充上述孔洞(hole)。

本公開實施例又包括一種鰭式場效晶體管的形成方法。上述方法包括形成鰭片，上述鰭片突出于基板之上；形成介電層于上述鰭片上；形成第一開口于上述介電層中，其中上述第一開口露出上述鰭片的源極/漏極區；形成導電阻擋層襯于上述第一開口。形成上述導電阻擋層的步驟包括沉積第一導電膜層于上述第一開口的數個側壁及底部之上；以及沉積第二導電膜層于上述第一導電膜層上，其中上述第二導電膜層不同于上述第一導電膜層。上述方法亦包括于形成上述導電阻擋層的步驟之后進行熱退火工藝；沉積包括碳的籽晶層于上述導電阻擋層上；處理上述籽晶層以降低上述籽晶層中的碳的比率；以及鍍覆導電材料于上述籽晶層上以填充上述第一開口。

附圖說明

為了使本公開實施例及其優點更完整地被理解，請參考后文并配合所附圖示，其中:

圖1為鰭式場效晶體管(FinFET)的立體圖；

圖2-圖16為一實施例中的鰭式場效晶體管裝置于各工藝階段的剖面圖；

圖17-圖19為一實施例中的鰭式場效晶體管裝置于各工藝階段的剖面圖；

圖20根據一些實施例繪示出一半導體裝置的形成方法的流程圖。

附圖標記說明：

30、100～鰭式場效晶體管

32、50～基板

34、62～隔離區

36～鰭片

38～柵極介電質

40～柵極電極

42、44～源極/漏極區

52～墊氧化物層

56～墊氮化物層

58～掩模

60～半導體條狀物

61～溝槽