[發(fā)明專利]一種基于FPGA的降噪邊緣檢測(cè)方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201710729198.0
• 申請(qǐng)日: 2017-08-23
• 公開（公告）號(hào): CN107633525B
• 公開（公告）日: 2021-03-02
• 發(fā)明（設(shè)計(jì)）人: 董恩增;杜建寶;佟吉?jiǎng)?/a>;張祖鋒;陳超;焦迎杰
• 申請(qǐng)（專利權(quán)）人: 天津理工大學(xué)
• 主分類號(hào): G06T7/13
• 分類號(hào): G06T7/13;G06T7/136;G06T5/00;G06T5/30
• 代理公司: 天津市北洋有限責(zé)任專利代理事務(wù)所 12201
• 代理人: 程毓英

1.一種基于FPGA的降噪型邊緣檢測(cè)方法，包括下列的步驟：

（1）將待處理圖像轉(zhuǎn)化成FPGA可以識(shí)別的兩個(gè)mif格式文件，并存入FPGA中的兩個(gè)單口ROM IP核，一個(gè)mif文件為圖片的像素索引值，另一個(gè)mif文件為索引值對(duì)應(yīng)的像素值，之后利用地址計(jì)數(shù)將圖像數(shù)據(jù)從ROM中讀出；

（2）將圖像與5×5的高斯拉普拉斯算子進(jìn)行卷積操作，方法如下：從ROM中讀出的圖像數(shù)據(jù)利用移位寄存器Shift Register緩存7行，之后將7行數(shù)據(jù)隨著時(shí)鐘周期存入7×7的寄存器陣列；對(duì)于模板中的乘法運(yùn)算利用Verilog語言中的移位運(yùn)算符達(dá)到乘以2的冪次的效果，之后將模板覆蓋的25寄存器相加得到一個(gè)卷積值；

（3）利用0°，45°，90°和135°四個(gè)方向sobel算子的模板計(jì)算7×7陣列中的中心點(diǎn)處的四個(gè)方向的最大一階偏導(dǎo)數(shù)；

（4）將步驟（2）得到的LOG算子卷積值閾值化：預(yù)設(shè)一個(gè)正閾值和一個(gè)負(fù)閾值，在FPGA中分配三個(gè)比特的符號(hào)位寄存器，卷積值大于正閾值時(shí)符號(hào)位為“001”，小于負(fù)閾值時(shí)符號(hào)位為“010”，其余的情況符號(hào)位為“100”；根據(jù)中心點(diǎn)以及相鄰點(diǎn)處的LOG卷積值的符號(hào)從“001”“010”兩種情況中找出可疑零交叉點(diǎn)， “100”的情況為非零交叉點(diǎn)；

（5）對(duì)于可疑零交叉點(diǎn)，當(dāng)其方向與所求出的中心點(diǎn)處梯度法向方向相一致時(shí)，認(rèn)為此點(diǎn)為真零交叉點(diǎn)，否則為假零交叉點(diǎn)；

（6）對(duì)真零交叉點(diǎn)與假零交叉點(diǎn)，用步驟（3）所述的四個(gè)方向的基本體分別進(jìn)行梯度方向上的膨脹與腐蝕操作；對(duì)于非零交叉點(diǎn)，進(jìn)行腐蝕膨脹的開運(yùn)算，對(duì)圖像去噪，獲得圖像的邊緣。