[發明專利]半導體器件封裝

有效

• 申請號: 201710728601.8
• 申請日: 2017-08-23
• 公開（公告）號: CN107799477B
• 公開（公告）日: 2019-08-30
• 發明（設計）人: 邱基綜;王盟仁;莊程淅;謝慧英;李彗華
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L23/13
• 分類號: H01L23/13;H01L23/14
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 蕭輔寬

技術領域

本發明請求于2016年8月29日申請之美國專利申請案15/250,713的權益(benefit) 和優先權(priority)(Chiu等)標題為“半導體器件封裝”，其內容通過引用整體并入本文中。本公開涉及一種半導體器件封裝及其制造方法。更特定來說，本發明涉及包括改進的導電基底的半導體器件封裝結構及其制造方法。

背景技術

半導體器件封裝結構包括接合到引線框架(leadframe)的半導體裸片。可以使用絕緣材料(例如預浸復合纖維(p.p.))來覆蓋和保護半導體裸片和引線框架。然而，在將絕緣材料層疊到半導體裸片和引線框架的過程中，半導體裸片可能會破裂。因此，用于形成半導體器件封裝的改進技術將是有益的。

發明內容

在一或多個實施例中，一種半導體器件封裝包括一導電基底和從該導電基底的一第一表面限定的一空腔。該空腔具有一底表面和一深度。一半導體裸片，其設置在該空腔的該底表面上。該半導體裸片具有一第一表面和與該第一表面相對的一第二表面。該半導體裸片的該第二表面接合到該空腔的該底表面。該半導體裸片的該第一表面和該導電基底的該第一表面之間的一距離為該空腔的該深度的約20％。

在一或多個實施例中，一種半導體器件封裝包括具有一第一表面和與該第一表面相對的一第二表面的一導電基底。從該導電基底的該第一表面限定的一空腔，且該空腔具有一底表面和一深度。一半導體裸片，其設置在該空腔的該底表面上并具有一第一厚度。在該半導體裸片和該空腔的該底表面之間的一導電粘合層，且該導電粘合層具有一第二厚度。該第一厚度和該第二厚度之和與該空腔的該深度不同。

在一或多個實施例中，一種半導體器件封裝包括具有一第一表面和與該第一表面相對的一第二表面的一導電基底。一空腔，其從該導電基底的該第一表面限定并具有一底表面。該導電基底限定該空腔的一側壁。一半導體裸片，其設置在該空腔的該底表面上，該半導體裸片具有一第一表面和與該第一表面相對的一第二表面。該半導體裸片的該第二表面接合到該空腔的該底表面。一保護層，其設置在該導電基底和該半導體裸片上，該保護層具有一第一表面。從該半導體裸片的該第一表面到該保護層的該第一表面的一第一距離與從該導電基底的該第一表面到該保護層的該第一表面的一第二距離不同。

附圖說明

圖1A是根據本發明的一實施例的半導體器件封裝的橫截面圖。

圖1B是根據本發明的一實施例的半導體器件封裝的橫截面圖。

圖1C是根據本發明的一實施例的半導體器件封裝的橫截面圖。

圖1D示出了根據本發明的圖1A的半導體器件封裝1的頂視圖。

圖1E示出了根據本發明的圖1A的半導體器件封裝1的頂視圖。

圖1F示出了根據本發明的圖1A的半導體器件封裝1的頂視圖。

圖1G是根據本發明的一實施例的半導體器件封裝的橫截面圖。

圖2A是根據本發明的一實施例的半導體器件封裝的橫截面圖。

圖2B是根據本發明的一實施例的半導體器件封裝的橫截面圖。

圖3是根據本發明的一實施例的半導體器件封裝的橫截面圖。

圖4是根據本發明的一實施例的半導體器件封裝的橫截面圖。

圖5是根據本發明的一實施例的半導體器件封裝的橫截面圖。

圖6A、圖6B、圖6C、圖6D、圖6E、圖6F、圖6G及圖6H示出了制造圖1A的半導體器件封裝的方法。

圖7A、圖7B、圖7C、圖7D、圖7E、圖7F、圖7G及圖7H示出了制造圖3的半導體器件封裝的方法。

圖8A、圖8B、圖8C、圖8D、圖8E、圖8F及圖8G示出了制造圖4的半導體器件封裝的方法。

圖9A、圖9B、圖9C、圖9D、圖9E及圖9F示出了制造圖5的半導體器件封裝的方法。

圖10A示出了根據圖6A的一實施例的導電基底的橫截面圖。

圖10B示出了根據圖10A的一實施例的導電基底的頂視圖。

圖11A示出了根據圖6A的一實施例的導電基底的橫截面圖。

圖11B示出了根據圖11A的一實施例的導電基底的頂視圖。

圖12A示出了根據圖6A的一實施例的導電基底的橫截面圖。

圖12B示出了根據圖12A的一實施例的導電基底的頂視圖。

圖13A示出了根據圖6B的一實施例的導電基底的頂視圖。

圖13B示出了根據圖13A沿著A-A線的一實施例的導電基底的橫截面圖。