[發明專利]一種芯片后端金屬制程工藝

在審

• 申請號: 201710727922.6
• 申請日: 2017-08-23
• 公開（公告）號: CN107611006A
• 公開（公告）日: 2018-01-19
• 發明（設計）人: 張坤;劉藩東;夏志良
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L21/02
• 分類號: H01L21/02;H01L21/60
• 代理公司: 北京辰權知識產權代理有限公司11619
• 代理人: 董李欣

技術領域

本發明涉及半導體制造領域，尤其涉及一種芯片后端金屬制程工藝，特別是一種可以免去等離子干法刻蝕絕緣層的芯片后端金屬制程工藝。

背景技術

半導體芯片的制造必須歷經一系列工藝流程，該流程包括諸如刻蝕和光刻等各種不同的半導體芯片工藝步驟。在傳統的制造流程上會包括300～400個步驟，其中每一步驟都會影響該半導體芯片上各器件的最終形貌，即影響器件的特征尺寸，從而影響器件的各種電特性。在傳統的工藝流程上會區分為兩類主要的次工藝流程，分別為前段制程(Front End of Line，簡稱FEOL)和后段制程(Back End of Line，簡稱BEOL)。

其中，后段制程可包括金屬層的形成，以及在晶圓上不同層的金屬層間金屬互連線、接觸孔的形成等。在形成上述后段制程的結構時，通常將會使用到化學氣相沉積工藝(CVD)、光刻工藝(Lithography)、刻蝕工藝(Etch)、物理氣相沉積工藝(PVD)以及化學機械研磨工藝(CMP)等眾多工藝步驟，而各工藝步驟之間都具有相關性，即前一步驟的不良影響往往將在后續步驟中連鎖反應，從而最終導致器件的特征尺寸等不能滿足預設要求，降低了器件性能。

隨著芯片制程工藝的發展，半導體的生產工藝取得了巨大的進步。但是最近幾年，芯片后端金屬制程技術發展遇到了各種挑戰：物理極限，現有顯影、蝕刻技術極限等。在此背景下，為解決后端金屬線小尺寸Spacer、線寬遇到的困難，迫切需要開發新的工藝。

而芯片后端金屬制程(BEOL)是芯片制作重要工序，通常包括以下步驟(參見圖1a-h)：

S1：提供晶圓襯底1，并在襯底1表面沉積氧化物層2；

S2：在氧化物層2表面涂覆光刻膠層3；

S3：光刻以在氧化物層2表面形成圖案；

S4：刻蝕氧化物層2以形成通孔和/或線槽4；

S5：去除光刻膠層3并濕法清洗通孔和/或線槽4；

S6：在通孔和/或線槽4中沉積阻擋層5；

S7：在通孔和/或線槽4中沉積金屬銅6至填滿通孔和/或線槽4；

S8：平坦化所述金屬銅6以露出氧化物層2。

然而在上述后端金屬制程工藝(BEOL)中，步驟S4中通常采用等離子干法刻蝕工藝(Plasma Dry Etch)，來去除氧化物層以形成通孔和/或線槽，這往往導致難以控制刻蝕通孔和沉積金屬的深度、形貌和關鍵尺寸(Critical Dimension)等，而上述深度、形貌和關鍵尺寸的不均勻性將會進一步影響整個后端金屬制程工藝(BEOL)的穩定性和可靠性，進而降低產品的產率。

因此，如何減少甚至免去等離子干法刻蝕工藝(Plasma Dry Etch)對于后端金屬制程工藝(BEOL)的影響，以提高后端金屬制程工藝(BEOL)的可靠性，一直為本領域技術人員所致力研究的方向。

發明內容

本發明的目的在于提供芯片金屬層連接工藝，提高產品性能。

為了實現上述目的，本發明提出了一種芯片后端金屬制程工藝，包括以下步驟：

提供晶圓襯底，并在襯底表面沉積絕緣層；

在絕緣層表面沉積一層薄的、導電的阻擋晶種層；

在所述阻擋晶種層表面涂覆光刻膠層；

光刻以在所述光刻膠層形成通至所述阻擋晶種層表面的光刻通孔；

在所述光刻通孔底部的阻擋晶種層表面沉積金屬以填充所述光刻通孔；

去所述除光刻膠層；

沉積阻擋層以覆蓋所述沉積金屬；

干法刻蝕以去除水平方向的所述阻擋層；

沉積絕緣層并包圍覆蓋所述沉積金屬和阻擋層；

平坦化處理以露出所述沉積金屬和阻擋層的頂面。

進一步的，所述金屬為銅(Cu)或鎢(Wu)。

進一步的，所述沉積一層薄的阻擋晶種層，采用物理氣相沉積(Physical Vapor Deposition，簡稱PVD)工藝。

進一步的，所述沉積金屬以填充光刻通孔，采用電化學鍍(Electrochemical Plating，簡稱ECP)或物理氣相沉積(Physical Vapor Deposition，簡稱PVD)工藝。

進一步的，所述去除光刻膠層后，還包括濕法清洗光刻膠層殘留物。

進一步的，所述阻擋晶種層和阻擋層優選為鉭(Ta)或鈦(Ti)。

進一步的，所述平坦化處理采用采用化學機械研磨工藝(CMP)。