[發明專利]具有雙閘薄膜電晶體的無線顯示器

有效

• 申請號: 201710726194.7
• 申請日: 2017-08-22
• 公開（公告）號: CN107369406B
• 公開（公告）日: 2021-01-22
• 發明（設計）人: 陳福星;李長益;黃郁升;林志隆
• 申請（專利權）人: 友達光電股份有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20
• 代理公司: 北京市立康律師事務所 11805
• 代理人: 梁揮;孟超

本發明公開一種顯示器，包括：多個畫素結構、多個接收端及一處理器。每一個畫素結構中包括N個次畫素結構，每一次畫素結構包括N×N個畫素單元，其中N為正整數。每一接收端接收一資料電壓，接收端設置在畫素結構中。在每一個次畫素結構中，接收端個別與N個畫素單元電性連接。處理器輸出一掃描訊號致能次畫素結構寫入資料電壓。

技術領域

本發明是有關于一種顯示器。

背景技術

大尺寸顯示器設計為現今面板設計潮流之一。然而，大尺寸面板面臨許多問題，當大尺寸面板尺寸愈大，走線愈長，且阻值也愈大，因而造成訊號失真。為解決大尺寸面板阻值過大而造成的訊號失真問題，一般而言會將大尺寸面板畫面分割成若干區域，且在不影響開口率的前提下，使不同區域顯示不同畫面，在面板主動陣列區置入接收端線圈，利用無線方式傳輸資料電壓。但因接收端線圈所接收的交流訊號無法直接對畫素充電，該交流訊號必須先經過二極管整流，且因二極管整流具有單一方向性，因此須有一顆經時脈訊號控制的薄膜電晶體以重置二極管輸出及畫素內的電壓。除此之外，由于這樣的解決方案是利用兩個軸向的定址方式輸入資料電壓，二極管輸出電壓必須使用兩顆薄膜電晶體開關來控制寫入畫素的時間，此解決方案將包括復雜的電路結構及訊號線。

圖1繪示傳統顯示器采用半源極驅動(Half Source Driver，HSD)方式的畫素電路結構示意圖，此畫素電路結構包括資料線DL、電晶體A1、A2、A3、A4、A5、A6、A7、A8、A9、A10、A11、A12、A13、A14、A15、A16、A17、A18，以及畫素電容P1、P2、P3、P4、P5及P6。以半源極驅動方式而言，資料線減半，一級畫素電路由一條資料線及兩條閘極線界定，舉例來說，資料線DL和閘極線G1、G2界定第一級畫素電路，其包括電晶體A1、A2、A3、A4、A5、A6與畫素電容P1及P2。然而，這樣的電路設計方式，一級畫素電路需包括六個電晶體及兩個畫素電容組成，電路結構復雜，對于設計者而言，將是面板電路布局上的一大考驗。

發明內容

本發明所提出的多個顯示器電路實施例，相較于傳統上的畫素電路，開口率提升，且因電路元件減少，可讓資料負載降低，接收端電壓需求減低，并讓電力消耗降低。

本發明實施例提供一種顯示器，顯示器包括：多個畫素結構、多個接收端及一處理器。其中，其中每一該些畫素結構中，包括N個次畫素結構，每一該些次畫素結構包括N×N個畫素單元，其中N為正整數。每一該些接收端接收一資料電壓，該些接收端設置在該些畫素結構中，在每一個該些次畫素結構中，該些接收端個別與N個畫素單元電性連接。處理器則輸出一掃描訊號致能該些次畫素結構寫入該資料電壓。

本發明的一實施方式提供一種顯示器，該顯示線更包括多條閘極線。顯示器中上述畫素單元中每二者包括一畫素電路。該顯示器包括M個第X級畫素電路，X為1至M的正整數，該兩條閘極線定義一級該畫素電路，第X級該畫素電路個別包括：第一電晶體、第二電晶體、第三電晶體、第四電晶體、第一畫素電容及第二畫素電容。該第一電晶體的一第一端接收該資料電壓，該第一電晶體的一第二端與該第一電晶體的該第一端相連。該第二電晶體的一第一端連接至該第一電晶體的一第三端，該第二電晶體的一第二端連接至第(2X-1)條閘極線。該第一畫素電容的一第一端連接至該第二電晶體的一第三端，該第一畫素電容的一第二端連接至一共同電位。該第三電晶體的一第一端連接至該第一電晶體的該第三端，該第三電晶體的一第二端連接到第2X條閘極線。該第二畫素電容的一第一端連接到該第三電晶體的一第三端，該第二畫素電容的一第二端連接到該共同電位。該第四電晶體的一第一端連接至該第一電晶體的該第三端，該第四電晶體的一第二端連接至第(2X+1)條閘極線，該第四電晶體的一第三端連接至一參考電位。

于部分實施方式中，其中該處理器提供予各該第(2X+1)條閘極線一重置脈波訊號，該重置脈波訊號的波形依時間先后為一個主脈波及兩個次脈波，該處理器提供予其余每條閘極線一普通脈波訊號，該普通脈波訊號的波型為一個該主脈波，其中，該主脈波的脈沖時間寬度是該次脈波脈沖時間寬度的兩倍。