[發明專利]3D NAND閃存的接觸窗形成方法和接觸窗結構

有效

• 申請號: 201710726097.8
• 申請日: 2017-08-22
• 公開（公告）號: CN107706189B
• 公開（公告）日: 2018-12-14
• 發明（設計）人: 宋豪杰;徐強;藍天;夏志良;霍宗亮
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/11529
• 分類號: H01L27/11529;H01L27/11551;H01L27/11573;H01L27/11578;H01L21/768;H01L23/48
• 代理公司: 北京辰權知識產權代理有限公司 11619
• 代理人: 佟林松

本發明涉及一種接觸窗形成方法和接觸窗結構，接觸窗形成方法包括：提供襯底，在襯底表面沉積介質層；第一次刻蝕，形成第一接觸孔洞；生長，在第一接觸孔洞的底壁和側壁生長非晶硅內墻；第二次刻蝕，形成第二接觸孔洞，同時保證第二次刻蝕的方法對非晶硅和介質層的材料具有高度的選擇比；激活，在非晶硅內墻進行高劑量離子注入，并退火；降阻，在激活后的非晶硅內墻的表面沉積IV副族金屬，生成金屬硅化物結構層；鎢插塞?化學機械拋光，形成第一接觸窗和第二接觸窗。本發明通過在外圍電路接觸窗的孔壁生長硅側墻，保護了外圍電路接觸窗的孔壁的完整性，保證3D NAND閃存接觸窗的可靠性以及IC電路的金屬互聯。

技術領域

本發明涉及半導體的制造工藝領域，特別涉及3D NAND閃存的接觸窗形成方法和接觸窗結構。

背景技術

3D NAND閃存的接觸窗形成方法不同于傳統的二維芯片制造中的接觸窗形成方法，3D NAND閃存包括外圍電路區域和核心存儲區域，其接觸窗不僅需要將外圍電路區域中的器件引出互聯，還需要將核心存儲區域的存儲單元通過鎢引線引出，這就要求3D NAND閃存的接觸窗形成方法需要進行兩步或多步刻蝕工藝分別形成接觸窗，才能將兩種區域的器件單元做出引線引出。

但是兩步或者多步刻蝕工藝帶來的后果是，后一步進行的刻蝕會對先一步刻蝕生成的接觸孔洞的孔壁造成損傷，這樣就降低了電路的可靠性甚至影響電路的互聯。

目前習慣采用多步刻蝕多步化學機械拋光(CMP)工藝避免以上問題，就是在完成每一步刻蝕后就對此步生成的接觸孔洞進行鎢插塞(W Plug)填充，直至完成一次化學機械拋光工藝。這種工藝流程保證了已經形成的接觸窗的接觸孔洞不會直接接觸后面刻蝕過程中的氣體環境，因此不會產生損傷，但是工藝流程過于復雜，工藝挑戰大，而且成本高。

發明內容

本發明的目的是為解決以上問題的至少一個，本發明提供3D NAND閃存的接觸窗形成方法和接觸窗結構，該方法能夠保護接觸窗的接觸孔洞槽壁并減少接觸電阻。

根據本發明的一個方面提供一種3D NAND閃存的接觸窗形成方法，該方法包括：

提供襯底，在襯底表面沉積介質層。

第一次刻蝕，形成貫穿介質層、并伸入襯底上部一定距離的第一接觸孔洞；

生長，向第一接觸孔洞內沉積非晶硅，使得第一接觸孔洞內的底壁和側壁生成非晶硅內墻，保證在沉積過程中，介質層表面不產生或僅產生厚度為4nm以下的微量非晶硅。

第二次刻蝕，保證第二次刻蝕的方法對非晶硅和介質層的材料具有高度的選擇比，從而能夠穿透介質層表面的微量非晶硅，在介質層內形成第二接觸孔洞，同時不穿透非晶硅內墻。

激活，在非晶硅內墻進行高劑量離子注入，并退火。

降阻，在激活后的非晶硅內墻的表面沉積第IV副族金屬，生成第IV副族金屬硅化物結構層。

鎢插塞-化學機械拋光，在第一接觸孔洞和第二接觸孔洞內進行鎢沉積，并進行化學機械拋光，去除介質層表面沉積的微量非晶硅和鎢沉積時沉積在介質層表面的微量鎢，形成第一接觸窗和第二接觸窗。

其中，非晶硅內墻的厚度大于60埃且小于90埃，且位于第一接觸孔洞側壁的非晶硅內墻的頂端厚度和底端厚度的比值(S/C)大于85％。

其中，第一接觸孔洞的底部的關鍵尺寸大于100nm，第一接觸孔洞的頂部的關鍵尺寸大于150nm，且第一接觸孔洞伸入襯底表面的距離大于90埃。

其中，介質層材料為二氧化硅。

其中，降阻步驟中，第IV副族金屬為鈦，，生成的第IV副族金屬硅化物為硅化鈦。

其中，生長步驟中，向第一接觸孔洞內沉積非晶硅的方法為原子層淀積法。