[發明專利]防御旁路攻擊的與邏輯電路裝置及處理方法有效
| 申請號： | 201710723629.2 | 申請日： | 2017-08-22 |
| 公開（公告）號： | CN107294700B | 公開（公告）日： | 2019-11-08 |
| 發明（設計）人： | 李凌浩;范振偉;李立 | 申請（專利權）人： | 兆訊恒達微電子技術（北京）有限公司 |
| 主分類號： | H04L9/00 | 分類號： | H04L9/00;H04L9/06 |
| 代理公司： | 北京遠大卓悅知識產權代理事務所(普通合伙) 11369 | 代理人： | 史霞 |
| 地址： | 100080 北京市*** | 國省代碼： | 北京;11 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 防御 旁路 攻擊 邏輯電路 裝置 處理 方法 | ||
1.一種防御旁路攻擊的與邏輯電路裝置，其特征在于，包括掩碼生成單元，第一輸入異或單元，第二輸入異或單元，邏輯計算單元；其中：
掩碼生成單元，用于通過三個安全碼生成三個掩碼Z0，Z1，Z2；
所述第一輸入異或單元，用于將掩碼Z0與明文a進行異或，得到第一輸入異或值a’；
所述第二輸入異或單元，用于將掩碼Z1與明文b進行異或，得到第二輸入異或值b’；
所述邏輯計算單元，用于根據第一輸入異值a’和第二輸入異或值b’，以及三個掩碼Z0，Z1，Z2，計算出得到明文a與b的與邏輯異或Z2的結果
其中，所述安全碼為隨機數函數random或者真隨機發生器生成。
2.根據權利要求1所述的與邏輯電路裝置，其特征在于，所述邏輯計算單元包括第一與門子單元，第二與門子單元，第三與異門子單元，第四與門子單元，第一異或子單元，第二異或子單元，第三異或子單元，其中：
所述第一與門子單元，用于將第一輸入異或值a’與第二輸入異或值b’進行與邏輯運算，得到第一與門值N1；
所述第二與門子單元，用于將掩碼Z0與第二輸入異或值b’進行與邏輯運算，得到第二與門值N2；
所述第三與異門子單元，用于將掩碼Z1與第一輸入異或值a’進行與邏輯運算，得到第三與門值，然后所述第三與門值與掩碼Z2進行異或邏輯運算，得到第三與異門值N3；
所述第四與門子單元，用于將掩碼Z0與Z1進行與邏輯運算，得到第四與門值N4；
所述第一異或子單元，用于將第一與門值N1和第二與門值N2進行異或邏輯運算，得到第一異或值M1；
所述第二異或子單元，用于將第一異或值M1和第三與異門值N3進行異或邏輯運算，得到第二異或值M2；
所述第三異或子單元，用于將第二異或值M2和第四與門值N4進行異或邏輯運算，得到計算結果Y’。
3.根據權利要求1或2所述的與邏輯電路裝置，其特征在于，還包括邏輯結果單元，用于根據邏輯計算單元的結果Y’邏輯異或掩碼Z2，得到明文a與b的與邏輯結果。
4.根據權利要求1所述的與邏輯電路裝置，其特征在于，所述真隨機發生器通過采集熱噪聲方法生成隨機數。
5.一種防御旁路攻擊的與邏輯電路裝置處理方法，其特征在于，包括如下步驟：
設置與邏輯電路結構，其邏輯表達式如下：
其中a',b',Z0,Z1,Z2為所述與邏輯電路AndMasked的輸入；
即a'為明文a與掩碼Z0的異或；
即b’為明文b與掩碼Z1的異或；
為輸出結果，即明文a和b的與運算結果異或新掩碼Z2；
生成掩碼Z0、Z1、Z2，由掩碼Z0和明文a異或得到第一輸入異或值a’，由掩碼Z1和明文b異或得到第二輸入異或值b’；
使用4個與門電路與4個異或門電路，實現如下邏輯式：
得出
6.根據權利要求5所述的與邏輯電路裝置處理方法，其特征在于，還包括下列步驟：
在還原明文過程中，再次異或掩碼Z2，得到明文a、b的與邏輯，即：
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于兆訊恒達微電子技術（北京）有限公司，未經兆訊恒達微電子技術（北京）有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201710723629.2/1.html，轉載請聲明來源鉆瓜專利網。
