[發明專利]一種基于半導體基底的低損耗表面等離激元耦合器及其制備方法

有效

• 申請號: 201710717844.1
• 申請日: 2017-08-21
• 公開（公告）號: CN107526124B
• 公開（公告）日: 2019-09-24
• 發明（設計）人: 劉文杰;金崇君
• 申請（專利權）人: 中山大學
• 主分類號: G02B5/00
• 分類號: G02B5/00;B82Y40/00
• 代理公司: 廣州新諾專利商標事務所有限公司 44100
• 代理人: 張玲春

本發明公開了一種基于半導體基底的低損耗表面等離激元耦合器及其制備方法，其中，表面等離激元耦合器包括：第一金屬層、襯底、半導體外延層、電流擴展層、第一介質層、第二金屬層、第二介質層、第三金屬層。其中，第二金屬層包括激發槽，第三金屬層包括散射槽；第二介質層起到波導作用，將傳播的SPP限制在波導層中傳播，第二介質層兩個側壁的金屬具有超平整表面。

技術領域

本發明涉及表面等離激元器件及其制作方法，更具體地，涉及一種基于半導體基底的低損耗表面等離激元耦合器及其制作方法。

背景技術

表面等離激元(Surface Plasmon Polariton，SPP)是由外部電磁場誘導金屬結構表面自由電子或束縛電子的集體振蕩現象。表面等離激元能夠利用光子和金屬電子在納米尺度上的相互作用，把入射光局域在金屬表面亞波長的區域，實現對光的調制以及增強光與物質的相互作用，對于實現兼具極小特征尺寸和超高傳輸速度的集成光路具有至關重要的意義。

目前的研究中主要通過外部光源激發產生SPP，因而難以實現微小化的集成器件。近幾年，研究者提出利用半導體發光芯片作為SPP的激發光源，利用微納米加工技術將承載調控SPP的結構制備于有源的半導體表面，從而實現基于具有超小體積的電注入的表面等離激元器件器件。

經過研究者的努力，目前已經有了一些相關的報道，然而電注入表面等離激元器件的研究仍處于起步階段，其面臨的一個重要問題是如何降低器件損耗。

在目前已有的報道中，金屬薄膜通常利用蒸發或濺射方法直接地沉積于半導體襯底表面，而金屬表面通常比較粗糙，表面粗糙度RMS通常在幾納米，粗糙的表面形成導致電子或光子散射，造成損耗，導致SPP傳播效率降低，傳播長度減短。

發明內容

本發明的目的是提供一種基于半導體基底的低損耗表面等離激元耦合器，第二介質層兩個側壁的金屬具有超平整表面，超平整表面RMS在1nm及以下，與常規結構和制備方法相比損耗大大降低。

本發明的另一個目的是提供基于半導體基底的低損耗表面等離激元耦合器的制作方法，承載表面等離激元特性的金屬結構直接制備于半導體表面，形成的器件用具有高效率，小體積，低損耗，低功耗的優點。

本發明提供了一種基于半導體基底的低損耗表面等離激元耦合器，其結構由下到上主要包括：第一金屬層、襯底、半導體外延層、電流擴展層、第一介質層、第二金屬層、第二介質層、第三金屬層。其中，第二金屬層包括激發槽；第三金屬層包括散射槽；第二介質層起到波導作用，將傳播的SPP限制在第二介質層中傳播，且形成波導壁的金屬面超平整。

另外，本發明還提供了一種基于半導體基底的低損耗表面等離激元耦合器的制作方法，包括以下步驟：

步驟一：在襯底上形成半導體外延層，其中，所述半導體外延層包括有源區。

步驟二：在襯底背面形成第一金屬層。可選地，采用退火工藝降低第一金屬層與襯底之間的接觸電阻。

步驟三：在半導體外延層上表面形成電流擴展層。可選地，采用退火工藝降低電流擴展層與半導體外延層之間的接觸電阻。由下至上，形成第一金屬層/襯底/半導體外延層/電流擴展層結構。

步驟四：在具有超平整表面的基板上形成第二金屬層。其中，所述基板為拋光后的硅片、石英片、云母片等任何具有超平整表面的基板。所述超平整表面指表面粗糙度 RMS通常小于1nm。由于基板表面超平整，因此，該步驟所形成的第二金屬層，與基板接觸的一面為超平整表面，而裸露在外的面為粗糙面。

步驟五：在步驟四所述的第二金屬層表面形成第一介質層，形成基板/第二金屬層/ 第一介質層結構。可選地，采用旋涂方式形成第一介質層。