[發明專利]連續逼近式模擬至數字轉換的校正裝置

有效

• 申請號: 201710717605.6
• 申請日: 2017-08-21
• 公開（公告）號: CN109428595B
• 公開（公告）日: 2022-06-24
• 發明（設計）人: 林圣雄;賴杰帆;黃亮維;陳志龍;黃詩雄
• 申請（專利權）人: 瑞昱半導體股份有限公司
• 主分類號: H03M1/10
• 分類號: H03M1/10;H03M1/46
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 梁麗超;田喜慶

1.一種連續逼近式模擬至數字轉換的校正裝置，能夠校正一數字輸出，該連續逼近式模擬至數字轉換的校正裝置包含：

一連續逼近暫存器式模擬至數字轉換器，用來產生該數字輸出；以及

一數字電路，用來判斷該數字輸出是否符合一亞穩態輸出，并于該數字輸出符合該亞穩態輸出時，依據一預設修正來校正該數字輸出，其中，所述預設修正是由理論及/或實作來預先得知的與所述亞穩態輸出對應的一特定修正，

其中，該亞穩態輸出關聯一亞穩態二進制比較序列，該亞穩態二進制比較序列包含連續K個比較結果，該K個比較結果依序包含一第一比較結果、接續該第一比較結果的一第二比較結果、以及接續該第二比較結果的連續M個比較結果，該第一比較結果與該第二比較結果相同，該M個比較結果相同，該第一比較結果與該第二比較結果不同于該M個比較結果的每一個，該K與該M的每一個為一不小于1的整數。

2.根據權利要求1所述的連續逼近式模擬至數字轉換的校正裝置，其中該M不小于2。

3.根據權利要求1所述的連續逼近式模擬至數字轉換的校正裝置，其中該連續逼近暫存器式模擬至數字轉換器執行多次比較作業，以產生該數字輸出，該連續逼近暫存器式模擬至數字轉換器于執行完該多次比較作業后，進一步執行一冗余比較作業以產生一冗余比較結果，于該冗余比較結果與該多次比較作業的一最后比較結果相同后，該數字電路再進一步判斷該數字輸出是否符合該亞穩態輸出。

4.根據權利要求3所述的連續逼近式模擬至數字轉換的校正裝置，其中該連續逼近暫存器式模擬至數字轉換器包含一電容陣列，該電容陣列包含一最小有效位電容與一冗余電容，該冗余電容的電容值大于該最小有效位電容的電容值，該連續逼近暫存器式模擬至數字轉換器利用該冗余電容來進行一冗余的電荷重分配作業，接著再執行該冗余比較作業，以產生該冗余比較結果。

5.根據權利要求3所述的連續逼近式模擬至數字轉換的校正裝置，其中該連續逼近暫存器式模擬至數字轉換器包含一電容陣列，該電容陣列包含電容值不同的K個電容，該K個電容包含一第一電容、一第二電容與M個電容，該第一電容與該第二電容的一電容值比例不等于2的冪次方，該第一電容的電容值大于該第二電容的電容值。

6.根據權利要求5所述的連續逼近式模擬至數字轉換的校正裝置，其中該M個電容的電容值的和小于該第二電容的電容值。

7.根據權利要求1所述的連續逼近式模擬至數字轉換的校正裝置，其中該連續逼近暫存器式模擬至數字轉換器包含一電容陣列，該電容陣列包含電容值不同的K個電容，該K個電容包含一第一電容、一第二電容與M個電容，該第一電容與該第二電容的一電容值比例不等于2的冪次方，該第一電容的電容值大于該第二電容的電容值。

8.根據權利要求7所述的連續逼近式模擬至數字轉換的校正裝置，其中該M個電容的電容值的和小于該第二電容的電容值。

9.根據權利要求1所述的連續逼近式模擬至數字轉換的校正裝置，其中該數字輸出是一二進制位序列，該數字電路藉由下列方式的其中之一來判斷該數字輸出是否符合該亞穩態輸出：判斷該二進制位序列的樣式與該亞穩態二進制比較序列的樣式是否相同；以及判斷該二進制位序列的樣式與該亞穩態二進制比較序列所對應的一數字輸出序列的樣式是否相同。

10.根據權利要求1所述的連續逼近式模擬至數字轉換的校正裝置，其中該數字輸出是一十進制值，該數字電路判斷該十進制值與該亞穩態二進制比較序列所對應的一亞穩態十進制值是否相同，從而判斷該數字輸出是否符合該亞穩態輸出。