[發(fā)明專利]半導(dǎo)體結(jié)構(gòu)和相關(guān)方法

有效

• 申請?zhí)枺?/td>: 201710717449.3
• 申請日: 2017-08-21
• 公開（公告）號: CN107799465B
• 公開（公告）日: 2020-05-15
• 發(fā)明（設(shè)計）人: 蔡宇翔;曾仲銓;褚立新;劉家瑋
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/77
• 分類號: H01L21/77;H01L27/04
• 代理公司: 北京德恒律治知識產(chǎn)權(quán)代理有限公司 11409
• 代理人: 章社杲;李偉

一種用于提供具有掩埋的低K介電層的絕緣體上半導(dǎo)體(SOI)晶圓的方法和結(jié)構(gòu)，包括在第一半導(dǎo)體襯底上形成器件層。在各個實施例中，器件層的至少部分與第一半導(dǎo)體襯底分離，其中分離在器件層的分離部分上形成切割表面。在一些實例中，在第二半導(dǎo)體襯底上形成圖案化的低K介電層。此后，并且在一些實施例中，器件層的分離部分沿著切割表面接合至圖案化的低K介電層。本發(fā)明實施例涉及半導(dǎo)體結(jié)構(gòu)和相關(guān)方法。

技術(shù)領(lǐng)域

本發(fā)明實施例涉及半導(dǎo)體結(jié)構(gòu)和相關(guān)方法。

背景技術(shù)

電子產(chǎn)業(yè)已經(jīng)經(jīng)歷了對更小和更快的電子器件的不斷增長的需求，更小和更快的電子器件能夠同時支持日益復(fù)雜和精致的更多的功能。因此，半導(dǎo)體產(chǎn)業(yè)中的持續(xù)趨勢是制造低成本、高性能和低功耗的集成電路(IC)。到目前為止，已經(jīng)通過按比例縮小半導(dǎo)體IC尺寸(例如，最小部件尺寸)在很大程度上實現(xiàn)了這些目標，從而改進了生產(chǎn)效率并且降低了相關(guān)成本。然而，這種按比例縮小還產(chǎn)生了半導(dǎo)體制造工藝的增加的復(fù)雜程度。因此，實現(xiàn)半導(dǎo)體IC和器件的持續(xù)進步需要半導(dǎo)體制造工藝和技術(shù)中的類似的進步。

作為實例，已經(jīng)引入了絕緣體上硅(SOI)工藝技術(shù)和器件，其中使用分層的硅-絕緣體-硅襯底來替換傳統(tǒng)的硅襯底。舉例來說，這種分層的襯底可以包括其內(nèi)形成有器件(例如，晶體管)的表面硅層，埋氧(BOX)層和下面的硅襯底，表面硅層設(shè)置在埋氧(BOX)層上和BOX層設(shè)置在下面的硅襯底上。作為分層襯底的結(jié)果，除了其他優(yōu)勢之外，基于SOI的器件具有有利地減小的寄生電容和RC延遲，和對器件閉鎖效應(yīng)的抗擾性和較好的輻射耐受性。因此，基于SOI的器件的至少一些有吸引力的應(yīng)用包括高性能微處理器和射頻(RF)器件。然而，為了跟上對更小和更快的電子器件的不斷增長的需求，同時能夠支持更多數(shù)量的日益復(fù)雜和精致的功能，現(xiàn)有的SOI工藝技術(shù)可能已經(jīng)不夠了。特別地，例如，至少一些現(xiàn)有的BOX層(其通常由二氧化硅或藍寶石構(gòu)成)實際上可能限制了先進的IC器件(例如，RF器件)的性能，這至少是由于這種材料的介電常數(shù)和RC延遲。

因此，還沒有證明現(xiàn)有技術(shù)在所有方面都完全令人滿意。

發(fā)明內(nèi)容

根據(jù)本發(fā)明的一些實施例，提供了一種形成半導(dǎo)體結(jié)構(gòu)的方法，包括：在第一半導(dǎo)體襯底上形成器件層；將所述器件層的至少部分與所述第一半導(dǎo)體襯底分離，其中，所述分離在所述器件層的分離部分上形成了切割表面；在第二半導(dǎo)體襯底上形成圖案化的低K介電層；以及沿著所述切割表面，將所述器件層的所述分離部分接合至所述圖案化的低K介電層。

根據(jù)本發(fā)明的另一些實施例，還提供了一種形成半導(dǎo)體結(jié)構(gòu)的方法，包括：在處理晶圓上形成低K介電層；實施光刻工藝以圖案化所述低K介電層，從而形成圖案化的低K介電層；以及將外延層接合至所述圖案化的低K介電層，其中，所述外延層包括形成在所述外延層中的多個器件。

根據(jù)本發(fā)明的又一些實施例，還提供了一種半導(dǎo)體結(jié)構(gòu)，包括：半導(dǎo)體襯底；圖案化的介電層，設(shè)置在所述半導(dǎo)體襯底上；半導(dǎo)體層，設(shè)置在所述圖案化的介電層上，其中，所述半導(dǎo)體層具有相對的第一表面和第二表面，所述第一表面位于所述第二表面和所述圖案化的介電層之間，并且所述第一表面比所述第二表面更粗糙；以及至少一個器件，設(shè)置在所述半導(dǎo)體層的所述第二表面上。

附圖說明

當結(jié)合附圖進行閱讀時，從以下詳細描述可最佳地理解本發(fā)明的各個方面。應(yīng)該注意，根據(jù)工業(yè)中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各種部件的尺寸可以被任意增大或減小。

圖1A至圖1E是根據(jù)一些實施例的先智能切割工藝的截面圖；

圖2A至圖2D是根據(jù)一些實施例的后智能切割工藝的截面圖；

圖3是根據(jù)一些實施例的制造包括低K介電層的絕緣體上半導(dǎo)體(SCOI)晶圓的方法的流程圖；

圖4A至圖4F提供了根據(jù)圖3的方法器件在制造和處理的中間階段處的截面圖；以及