[發(fā)明專(zhuān)利]一種FPGA動(dòng)態(tài)批量燒寫(xiě)系統(tǒng)及方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201710712113.8
• 申請(qǐng)日: 2017-08-18
• 公開(kāi)（公告）號(hào): CN107621943A
• 公開(kāi)（公告）日: 2018-01-23
• 發(fā)明（設(shè)計(jì)）人: 陳亢;馬少飛;王偉峰;嚴(yán)鵬;李名祺;趙錕
• 申請(qǐng)（專(zhuān)利權(quán)）人: 上海無(wú)線電設(shè)備研究所
• 主分類(lèi)號(hào): G06F8/654
• 分類(lèi)號(hào): G06F8/654;G06F11/14;G06F11/10;G06F13/42
• 代理公司: 上海信好專(zhuān)利代理事務(wù)所(普通合伙)31249
• 代理人: 潘朱慧

技術(shù)領(lǐng)域

本發(fā)明涉及數(shù)字通信技術(shù)領(lǐng)域，具體涉及一種FPGA動(dòng)態(tài)批量燒寫(xiě)系統(tǒng)及方法。

背景技術(shù)

目前FPGA廣泛應(yīng)用于各類(lèi)高速數(shù)字信號(hào)處理中，而FPGA配置加載程序的方法有很多。一般FPGA可上電主動(dòng)讀取外置存儲(chǔ)器中的配置文件，即將代碼燒寫(xiě)在獨(dú)立的外部存儲(chǔ)芯片中，例如Flash中，也可以通過(guò)CPLD或DSP等控制器來(lái)讀取配置文件加載到FPGA當(dāng)中。而且FPGA的配置文件一般通過(guò)專(zhuān)用的燒寫(xiě)器進(jìn)行燒寫(xiě)，這就對(duì)設(shè)備的使用條件和環(huán)境提出了要求，例如帶有FPGA產(chǎn)品的結(jié)構(gòu)件需對(duì)外留好燒寫(xiě)接口方便進(jìn)行配置文件更改；而且單板的需要進(jìn)行抗電磁干擾設(shè)計(jì)，使得在惡劣條件下燒寫(xiě)可以正常進(jìn)行。當(dāng)一臺(tái)設(shè)備有多個(gè)FPGA模塊時(shí)，對(duì)硬件和結(jié)構(gòu)設(shè)計(jì)就提出了更多的要求，而且燒寫(xiě)配置時(shí)會(huì)損失大量時(shí)間，這就需要設(shè)計(jì)出一種能支持批量燒寫(xiě)的方法。

現(xiàn)有的文獻(xiàn)對(duì)FPGA的燒寫(xiě)配置方法有以下幾種：

文獻(xiàn)1（李宗紅，何攀峰.基于PCI總線配置FPGA的技術(shù)[J].科技信息，2010,17:478-479.）實(shí)現(xiàn)了基于PCI總線、CPLD實(shí)現(xiàn)的FPGA動(dòng)態(tài)加載技術(shù)，但是加入了CPLD等芯片，使硬件設(shè)計(jì)更為復(fù)雜；

文獻(xiàn)2（范斌，常青．基于DSP的FPGA動(dòng)態(tài)重構(gòu)系統(tǒng)研究與設(shè)計(jì)［J］．信息與電子工程，2010，8(2):123－127．)實(shí)現(xiàn)了通過(guò)DSP來(lái)實(shí)現(xiàn)FPGA的動(dòng)態(tài)燒寫(xiě)，不過(guò)在沒(méi)有DSP的硬件系統(tǒng)中此設(shè)計(jì)難以通用；

專(zhuān)利1（FPGA配置程序的燒寫(xiě)方法，201210201314.9，2012）提出了用計(jì)算機(jī)作為配置器，以帶網(wǎng)絡(luò)接口的PowerPC作為微處理器，將包含接口轉(zhuǎn)換電路的FPGA通過(guò)燒寫(xiě)電纜連接配置器，這樣簡(jiǎn)化了硬件設(shè)計(jì)，不過(guò)通用化不夠；

專(zhuān)利2（一種可實(shí)現(xiàn)不帶電燒寫(xiě)程序的CPLD/FPGA下載器，201620490610.9，2016）發(fā)明了一種可不帶電燒寫(xiě)程序的FPGA下載器，實(shí)現(xiàn)了下載工具的通用化，但是沒(méi)有解決大批量燒寫(xiě)的工作量；

專(zhuān)利3（一種高可靠性FPGA遠(yuǎn)程升級(jí)方法，201610975861.0，2016）將FPGA的配置芯片進(jìn)行分區(qū)，分區(qū)一帶有基礎(chǔ)功能，分區(qū)二為代碼升級(jí)區(qū)，在更新失敗時(shí)加載分區(qū)一代碼，避免了在更新過(guò)程中意外中斷導(dǎo)致FPGA上電無(wú)法正確加載的情況。

實(shí)際應(yīng)用中，通常會(huì)遇到FPGA批量燒寫(xiě)的需求，如果用仿真器燒寫(xiě)會(huì)帶來(lái)巨大的工作量，如果板子加入控制器來(lái)輔助加載代碼，則會(huì)增加電路設(shè)計(jì)和軟件設(shè)計(jì)的復(fù)雜度，不符合小型化的需求。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種FPGA動(dòng)態(tài)批量燒寫(xiě)系統(tǒng)及方法，其利用485總線進(jìn)行廣播需要燒寫(xiě)的代碼文件，并利用FPGA內(nèi)部加載邏輯實(shí)現(xiàn)動(dòng)態(tài)燒寫(xiě)和批量更新下載，大大提高了系統(tǒng)調(diào)試和軟件更新的效率。

為了達(dá)到上述目的，本發(fā)明通過(guò)以下技術(shù)方案實(shí)現(xiàn)：

一種FPGA動(dòng)態(tài)批量燒寫(xiě)系統(tǒng)，其特征是，包含：

上位機(jī)，用于進(jìn)行指令和燒寫(xiě)數(shù)據(jù)的廣播；

若干燒寫(xiě)模塊，分別通過(guò)485總線連接上位機(jī)；

其中，每個(gè)燒寫(xiě)模塊分別包含：

485芯片，通過(guò)所述的485總線連接上位機(jī)；

FPGA，連接所述的485芯片，該FPGA具有內(nèi)部加載邏輯；

Flash芯片，連接所述的FPGA，該Flash芯片中燒寫(xiě)初始MCS架構(gòu)；該初始MCS架構(gòu)包含協(xié)議區(qū)和代碼區(qū)，協(xié)議區(qū)中包含用于決定加載時(shí)啟用備份區(qū)還是更新區(qū)的關(guān)鍵字，代碼區(qū)包含燒寫(xiě)有保留代碼的備份區(qū)、用于燒寫(xiě)新代碼的更新區(qū)以及用于燒寫(xiě)新代碼的CRC的CRC校驗(yàn)區(qū)。

上述的FPGA動(dòng)態(tài)批量燒寫(xiě)系統(tǒng)，其中，所述的協(xié)議區(qū)中還包含：

數(shù)據(jù)同步段、更新代碼頭地址以及加載指令。

上述的FPGA動(dòng)態(tài)批量燒寫(xiě)系統(tǒng)，其中：

所述的FPGA為XILINX6系列或7系列或8系列中的任意一種。

上述的FPGA動(dòng)態(tài)批量燒寫(xiě)系統(tǒng)，其中：

所述關(guān)鍵字默認(rèn)狀態(tài)下激活備份區(qū)。

一種FPGA動(dòng)態(tài)批量燒寫(xiě)方法，實(shí)現(xiàn)若干具有內(nèi)部加載邏輯的FPGA的批量燒寫(xiě)功能，其特征是，包含：

上位機(jī)在線通過(guò)485總線及485芯片將新代碼廣播至各個(gè)FPGA；

各個(gè)FPGA利用內(nèi)部加載邏輯將新代碼按格式寫(xiě)入相應(yīng)的Flash芯片中，同時(shí)寫(xiě)入新代碼的CRC；

各個(gè)FPGA分別從Flash芯片中讀出新代碼并計(jì)算CRC，若正確則將關(guān)鍵字指向備份區(qū)以啟用新代碼作為下次配置的代碼，若錯(cuò)誤則默認(rèn)關(guān)鍵字不變指向保留代碼。

上述的FPGA動(dòng)態(tài)批量燒寫(xiě)方法，其中：